[發明專利]一種碼率為1/2、信息位長度為1024bit的AR4JA碼的譯碼器

無效

• 申請號: 201210086285.6
• 申請日: 2012-03-28
• 公開（公告）號: CN102611461A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 楊明川;李明;郭慶;李慧;呂谷;蔡潤南;寧磊
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 牟永林

1.一種碼率為1/2、信息位長度為1024bit的AR4JA碼的譯碼器，它包括輸入緩沖模塊(1)、迭代譯碼模塊(2)、輸出緩沖模塊(3)和控制模塊(4)；

輸入緩沖模塊(1)的存儲信號輸出端與迭代譯碼模塊(2)的存儲信號輸入端連接，迭代譯碼模塊(2)的判決信號輸出端與輸出緩沖模塊(3)的存儲信息輸入端連接，控制模塊(4)的控制信號輸出端分別與輸入緩沖模塊(1)的控制信號輸入端、迭代譯碼模塊(2)控制信號輸入端和輸出緩沖模塊(3)的控制信號輸入端連接，輸入緩沖模塊(1)的數據輸入端用于接收待譯碼的數據信號，輸出緩沖模塊(3)的數據輸出端輸出譯碼結果；其特征在于，

迭代譯碼模塊(2)包括狀態控制模塊(2-1)、3個校驗節點處理單元CNU(2-2、2-3、2-4)、5個變量節點處理單元VNU(2-5、2-6、2-7、2-8、2-9)、譯碼判決模塊(2-10)和15個順序讀取交織存儲器(RAM1～RAM15)；

第一校驗節點處理單元CNU(2-2)利用對第一順序讀取交織存儲器(RAM1)和第二順序讀取交織存儲器(RAM2)的讀取進行更新校驗節點信息；第二校驗節點處理單元CNU(2-3)利用對第四至第九順序讀取交織存儲器(RAM4～RAM9)的讀取進行更新校驗節點信息；

第三校驗節點處理單元CNU(2-4)利用對第十至十五順序讀取交織存儲器(RAM10～RAM15)的讀取進行更新校驗節點信息；

第一變量節點處理單元VNU(2-5)利用對第四順序讀取交織存儲器(RAM4)和第十順序讀取交織存儲器(RAM10)的讀取進行更新變量節點信息；

第二變量節點處理單元VNU(2-6)利用對第五順序讀取交織存儲器(RAM5)、第十一順序讀取交織存儲器(RAM11)和第十二順序讀取交織存儲器(RAM12)的讀取進行更新變量節點信息；

第三變量節點處理單元VNU(2-7)利用對第一順序讀取交織存儲器(RAM1)的讀取進行更新變量節點信息；

第四變量節點處理單元VNU(2-8)利用對第六順序讀取交織存儲器(RAM6)和第十三至第十四順序讀取交織存儲器(RAM13～RAM14)的讀取進行更新變量節點信息；

第五變量節點處理單元VNU(2-9)利用對第二至第三順序讀取交織存儲器(RAM2～RAM3)、第七至第九順序讀取交織存儲器(RAM7～RAM9)和第十五順序讀取交織存儲器(RAM15)的讀取進行更新變量節點信息；

狀態控制模塊(2-1)的數據總線使能信號輸出端與15個順序讀取交織存儲器(RAM1～RAM15)、3個校驗節點處理單元CNU(2-2、2-3、2-4)和5個變量節點處理單元VNU(2-5、2-6、2-7、2-8、2-9)的信號輸入端連接；

狀態控制模塊(2-1)通過數據總線與3個校驗節點處理單元CNU(2-2、2-3、2-4)、5個變量節點處理單元VNU(2-5、2-6、2-7、2-8、2-9)和15個順序讀取交織存儲器(RAM1～RAM15)連接，其中

狀態控制模塊(2-1)通過數據總線發送初始化信號同時給15個順序讀取交織存儲器(RAM1～RAM15)；

狀態控制模塊(2-1)通過數據總線發送校驗節點處理單元使能信號同時給3個校驗節點處理單元CNU(2-2、2-3、2-4)；

狀態控制模塊(2-1)通過數據總線接收校驗節點處理單元CNU的時鐘周期信號和變量節點處理單元VNU的時鐘周期信號；

狀態控制模塊(2-1)通過數據總線輸出變量節點處理單元使能信號同時給5個變量節點處理單元VNU(2-5、2-6、2-7、2-8、2-9)；

狀態控制模塊(2-1)的耗時使能信號輸出端與譯碼判決模塊(2-10)的判決信號輸入端連接；

狀態控制模塊(2-1)的初始化信號輸入端是迭代譯碼模塊(2)的存儲信號輸入端，譯碼判決模塊(2-10)的判決信息輸出端是迭代譯碼模塊(2)的判決信號輸出端。