[發明專利]半導體器件

無效

• 申請號: 201210085683.6
• 申請日: 2010-05-31
• 公開（公告）號: CN102637729A
• 公開（公告）日: 2012-08-15
• 發明（設計）人: 舛岡富士雄;工藤智彥
• 申請（專利權）人: 新加坡優尼山帝斯電子私人有限公司
• 主分類號: H01L29/08
• 分類號: H01L29/08;H01L29/423;H01L29/78
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 趙根喜;馮志云

1.一種半導體器件，其特征在于，具備：第1導電型第1硅柱、包圍該第1導電型第1硅柱的側面的第1絕緣體、及包圍該第1絕緣體的柵極；

在所述第1硅柱的下部具備有第2硅柱，在所述第1硅柱的上部具備有第3硅柱；

并且，半導體器件由以下區域所構成：

第2導電型高濃度雜質區域，形成于所述第2硅柱；

第2導電型高濃度雜質區域，形成在除所述第3硅柱的與第1硅柱的接觸面以外的面；以及

第1導電型雜質區域，由形成于所述第3硅柱的第2導電型高濃度雜質區域所包圍；

而形成在除所述第3硅柱的與第1硅柱的接觸面以外的面的第2導電型高濃度雜質區域是圓柱；

而形成于所述第3硅柱的第1導電型雜質區域的長度較從形成于第3硅柱的底部的第2導電型高濃度雜質區域延伸的空乏層還長。

2.根據權利要求1所述的半導體器件，其特征在于，形成于所述第3硅柱的屬于源極的第1導電型雜質區域的長度Ls與直徑Ts為以下關系式

[數式4]

Ls>Ts4.]]>

3.根據權利要求1或2所述的半導體器件，其特征在于，所述第1硅柱為高電阻區域，形成于所述第2硅柱的第1導電型雜質區域為高電阻區域，所述第3硅柱的第1導電型雜質區域為高電阻區域。

4.根據權利要求1或2所述的半導體器件，其特征在于，形成于所述第2硅柱的第1導電型雜質區域與所述第3硅柱的第1導電型雜質區域的直徑較所述第1硅柱的直徑還大。

5.根據權利要求1或2所述的半導體器件，其特征在于，所述第1硅柱為高電阻區域或第1導電型雜質區域，形成于所述第2硅柱的第1導電型雜質區域為包含1×10¹⁸/cm³以下的雜質濃度區域的第2導電型雜質區域，所述第3硅柱的第1導電型雜質區域為包含1×10¹⁸/cm³以下的雜質濃度區域的第2導電型雜質區域。

6.根據權利要求5所述的半導體器件，其特征在于，形成于所述第2硅柱的第2導電型雜質區域與所述第3硅柱的第2導電型雜質區域的直徑較所述第1硅柱的直徑還大。