[發明專利]信令鏈路接入和識別的方法

有效

• 申請號: 201210085539.2
• 申請日: 2012-03-28
• 公開（公告）號: CN102594514A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 唐選文;劉卓才;陳繼華
• 申請（專利權）人: 廣東宜通世紀科技股份有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 廣州三環專利代理有限公司 44202
• 代理人: 郝傳鑫

1.一種信令鏈路接入和識別的方法，其特征在于，包括：

S1、信號成幀模塊接入信令鏈路并采集信令數據，輸出基于HDLC的E1/VC12幀信號；

S2、E1/VC12解復用單元根據E1/VC12的比特間插復用原則和E1/VC12中時隙的處理數量、位置、復用速率，依次抽取所述E1/VC12幀信號中的128個時隙，輸出128路時分數據流；

S3、串轉并HDLC解碼單元對所述時分數據流進行HDLC的幀定位和協議解碼，輸出128路原始信令數據包。

2.如權利要求1所述的信令鏈路接入和識別的方法，其特征在于，所述E1/VC12解復用單元配置有128個時隙配置寄存器；所述時隙配置寄存器用于設置時隙配置信息，包括E1/VC12中時隙的處理數量、位置和復用速率；

在所述步驟S2中，還通過128個時隙配置寄存器對所述E1/VC12解復用單元進行時隙處理數量的約束，包括時隙位置的約束和時隙復用速率的約束；

其中，時隙位置的約束用于限定時隙位置的范圍；時隙復用速率的約束用于限定時隙復用速率的范圍。

3.如權利要求2所述的信令鏈路接入和識別的方法，其特征在于，所述串轉并HDLC解碼單元配置有128個解碼狀態寄存器；所述解碼狀態寄存器用于暫存HDLC解碼時的解碼狀態變量；

在所述步驟S3中，所述串轉并HDLC解碼單元每開始一個分時處理周期時，從所述解碼狀態寄存器讀取上一次分時處理周期的解碼狀態變量；在分時處理周期結束時，將本次的解碼狀態變量存入所述解碼狀態寄存器中，更新所述解碼狀態寄存器中的解碼狀態變量。

4.如權利要求3所述的信令鏈路接入和識別的方法，其特征在于，所述步驟S3還包括：對基于HDLC的信令數據進行時隙掃描，獲得所述信令數據的時隙類型；具體包括：

S31、使用1x64k模式對所述時分數據流進行HDLC解碼并獲取CRC16的驗證結果；若驗證結果為是，表示時隙類型為1x64k，執行S34；否則進入S32；

S32、使用2x32k模式對所述時分數據流進行HDLC解碼并獲取CRC16的驗證結果，若驗證結果為是，表示時隙類型為2x32k，執行S34；否則進入S33；

S33、使用4x16k模式對所述時分數據流進行HDLC解碼并獲取CRC16的驗證結果，若驗證結果為是，表示時隙類型為4x16k，執行S34；否則返回S31重新對所述時分數據流的時隙類型進行判斷；

S34、輸出所述時分數據流的時隙類型，并存入所述時隙配置寄存器中。

5.如權利要求4所述的信令鏈路接入和識別的方法，其特征在于，所述信令鏈路接入和識別的方法還包括：

S4、對串轉并HDLC解碼單元輸出的信令數據包進行監測，判斷所述信令數據包的流量是否低于第一臨界值，或者對應的CRC16的錯誤率是否增大到第二臨界值；若其中一項為是，則判定數據發生異常，返回S31重新對信令數據包的時隙類型進行判斷；否則不進行時隙掃描處理。