[發(fā)明專利]半導(dǎo)體器件

有效

• 申請?zhí)枺?/td>: 201210083620.7
• 申請日: 2012-03-27
• 公開（公告）號: CN103095287B
• 公開（公告）日: 2017-05-03
• 發(fā)明（設(shè)計）人: 崔昌奎
• 申請（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類號: H03K19/20
• 分類號: H03K19/20
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)11363
• 代理人: 郭放,許偉群

1.一種半導(dǎo)體器件，包括：

主驅(qū)動單元，所述主驅(qū)動單元被配置為將并行施加的第一數(shù)據(jù)和第二數(shù)據(jù)串行化，并將串行化數(shù)據(jù)輸出至數(shù)據(jù)輸出焊盤；以及

輔助驅(qū)動單元，所述輔助驅(qū)動單元被配置為，在所述第一數(shù)據(jù)和所述第二數(shù)據(jù)具有不同邏輯電平的時段中驅(qū)動所述數(shù)據(jù)輸出焊盤，以及在所述第一數(shù)據(jù)和所述第二數(shù)據(jù)具有相同邏輯電平的時段中不驅(qū)動所述數(shù)據(jù)輸出焊盤。

2.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述主驅(qū)動單元包括：

數(shù)據(jù)串行器，所述數(shù)據(jù)串行器被配置為將所述第一數(shù)據(jù)和所述第二數(shù)據(jù)串行化；以及

主驅(qū)動器，所述主驅(qū)動器被配置為將從所述數(shù)據(jù)串行器順序地輸出的串行化數(shù)據(jù)輸出至所述數(shù)據(jù)輸出焊盤。

3.如權(quán)利要求2所述的半導(dǎo)體器件，其中，所述輔助驅(qū)動單元包括：

邏輯電平檢測器，所述邏輯電平檢測器被配置為檢測所述第一數(shù)據(jù)和所述第二數(shù)據(jù)的邏輯電平，并響應(yīng)于檢測結(jié)果來控制驅(qū)動使能信號的電壓電平；以及

輔助驅(qū)動器，所述輔助驅(qū)動器被配置為，響應(yīng)于所述驅(qū)動使能信號的電壓電平而將從所述數(shù)據(jù)串行器順序地輸出的串行化數(shù)據(jù)輸出至所述數(shù)據(jù)輸出焊盤。

4.如權(quán)利要求3所述的半導(dǎo)體器件，其中，所述邏輯電平檢測器被配置為，在所述第一數(shù)據(jù)和所述第二數(shù)據(jù)具有不同邏輯電平的時段中輸出具有處于電源電壓電平與接地電壓電平之間的中間電平的所述驅(qū)動使能信號，在所述第一數(shù)據(jù)和所述第二數(shù)據(jù)都具有邏輯高電平的時段中輸出具有與所述接地電壓電平相同的電壓電平的所述驅(qū)動使能信號，以及在所述第一數(shù)據(jù)和所述第二數(shù)據(jù)都具有邏輯低電平的時段中輸出與所述電源電壓電平具有相同電壓電平的所述驅(qū)動使能信號。

5.如權(quán)利要求4所述的半導(dǎo)體器件，其中，所述邏輯電平檢測器包括：

第一反相器，所述第一反相器被配置為將所述第一數(shù)據(jù)反相；

第二反相器，所述第二反相器被配置為將所述第二數(shù)據(jù)反相；以及

驅(qū)動使能信號輸出部，所述驅(qū)動使能信號輸出部被配置為將所述第一反相器的輸出信號與所述第二反相器的輸出信號組合，并輸出組合的信號作為所述驅(qū)動使能信號。

6.如權(quán)利要求3所述的半導(dǎo)體器件，其中，所述輔助驅(qū)動器被配置為在所述第一數(shù) 據(jù)和所述第二數(shù)據(jù)具有不同邏輯電平的時段中向所述數(shù)據(jù)輸出焊盤供給電源電壓或接地電壓，而在所述第一數(shù)據(jù)和所述第二數(shù)據(jù)具有相同邏輯電平的時段中阻止所述供給。

7.如權(quán)利要求6所述的半導(dǎo)體器件，其中，所述輔助驅(qū)動器包括：

上拉預(yù)輔助驅(qū)動器，所述上拉預(yù)輔助驅(qū)動器被配置為，響應(yīng)于所述驅(qū)動使能信號而將所述串行化數(shù)據(jù)反相；

上拉輔助驅(qū)動器，所述上拉輔助驅(qū)動器被配置為，響應(yīng)于所述上拉預(yù)輔助驅(qū)動器的輸出數(shù)據(jù)而向所述數(shù)據(jù)輸出焊盤供給所述電源電壓；

下拉預(yù)輔助驅(qū)動器，所述下拉預(yù)輔助驅(qū)動器被配置為，響應(yīng)于所述驅(qū)動使能信號而將所述串行化數(shù)據(jù)反相；以及

下拉輔助驅(qū)動器，所述下拉輔助驅(qū)動器被配置為，響應(yīng)于所述下拉預(yù)輔助驅(qū)動器的輸出信號而向所述數(shù)據(jù)輸出焊盤供給所述接地電壓。

8.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述輔助驅(qū)動單元包括：

邏輯電平檢測器，所述邏輯電平檢測器被配置為，檢測所述第一數(shù)據(jù)和所述第二數(shù)據(jù)的邏輯電平，并生成電壓電平響應(yīng)于檢測結(jié)果而被確定的上拉驅(qū)動數(shù)據(jù)和下拉驅(qū)動數(shù)據(jù)；

上拉輔助驅(qū)動器，所述上拉輔助驅(qū)動器被配置為，將所述上拉驅(qū)動數(shù)據(jù)輸出給所述數(shù)據(jù)輸出焊盤；以及

下拉輔助驅(qū)動器，所述下拉輔助驅(qū)動器被配置為，將所述下拉驅(qū)動數(shù)據(jù)輸出至所述數(shù)據(jù)輸出焊盤。

9.如權(quán)利要求8所述的半導(dǎo)體器件，其中，所述邏輯電平檢測器包括：

上拉邏輯電平檢測部，所述上拉邏輯電平檢測部被配置為，在所述第一數(shù)據(jù)處于邏輯高電平而所述第二數(shù)據(jù)處于邏輯低電平的時段中將所述上拉驅(qū)動數(shù)據(jù)激活；以及

下拉邏輯電平檢測部，所述下拉邏輯電平檢測部被配置為，在所述第一數(shù)據(jù)具有邏輯低電平而所述第二數(shù)據(jù)具有邏輯高電平的時段中將所述下拉驅(qū)動數(shù)據(jù)激活。