[發明專利]實現H.264的CAVLC的熵解碼器和方法

有效

• 申請號: 201210082890.6
• 申請日: 2012-03-26
• 公開（公告）號: CN102710937A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: 劉道福;李玲;錢誠;陳云霽
• 申請（專利權）人: 龍芯中科技術有限公司
• 主分類號: H04N7/26
• 分類號: H04N7/26;H04N7/50
• 代理公司: 北京遠大卓悅知識產權代理事務所(普通合伙) 11369
• 代理人: 史霞

1.一種實現H.264的CAVLC的熵解碼器，包括解碼系數標記解碼模塊、拖尾符號標記解碼模塊、幅值解碼模塊、總零數解碼模塊、前游程解碼模塊，CAVLC控制模塊和寄存器單元；

其中，幅值解碼模塊包括幅值前綴解碼模塊，幅值后綴解碼模塊；

CAVLC控制模塊，包括系數標記解碼模塊跳轉控制模塊，拖尾符號標記狀態機跳轉控制模塊，幅值前綴狀態機跳轉控制模塊，幅值后綴狀態機跳轉控制模塊，總零數狀態機跳轉控制模塊，前游程狀態機跳轉控制模塊；

寄存器單元，包括非零系數寄存器，拖尾系數寄存器，拖尾系數標記寄存器，幅值前綴寄存器，幅值后綴寄存器，總零數寄存器，前游程寄存器；

其特征在于：

還包括旁路模塊電路單元，為連接相鄰兩級解碼模塊之間的旁路電路單元，用于將上一級解碼模塊所獲得的解碼參數從旁路電路單元傳輸給下一級解碼狀態機跳轉控制模塊和下一級解碼模塊；

所述CAVLC控制模塊，還包括參數傳輸控制模塊，用于在解碼狀態下，控制將上一級解碼模塊所獲得的解碼參數傳輸給相應解碼參數寄存器的同時，控制將相應解碼參數通過旁路模塊電路單元傳輸給下一級解碼狀態機跳轉控制模塊和下一級解碼模塊。

2.根據權利要求1所述的實現H.264的CAVLC的熵解碼器，其特征在于，所述旁路模塊電路單元包括第一旁路模塊電路單元；所述第一旁路模塊電路單元為連接解碼系數標記解碼模塊和拖尾符號標記解碼模塊的旁路電路單元，用于將解碼系數標記解碼模塊解碼得到的總的非零系數和拖尾系數傳輸給拖尾符號標記狀態機跳轉控制模塊以及拖尾符號標記解碼模塊；

所述參數傳輸控制模塊包括第一控制模塊，用于在解碼系數標記解碼狀態下，控制將解碼系數標記解碼模塊解碼得到的總的非零系數和拖尾系數傳輸給非零系數寄存器和拖尾系數寄存器的同時，控制將總的非零系數和拖尾系數通過第一旁路模塊電路單元傳輸給拖尾符號標記狀態機跳轉控制模塊以及拖尾符號標記解碼模塊。

3.根據權利要求1或2所述的實現H.264的CAVLC的熵解碼器，其特征在于，所述旁路模塊電路單元還包括第二旁路模塊電路單元；所述第二旁路模塊電路單元為連接幅值前綴解碼模塊和幅值后綴解碼模塊的旁路電路單元，用于將幅值前綴模塊解碼得到的幅值前綴傳輸給幅值后綴狀態機跳轉控制模塊以及幅值模塊的幅值后綴解碼模塊；

所述參數傳輸控制模塊還包括第二控制模塊，用于在幅值前綴解碼狀態下，控制將幅值前綴模塊解碼得到的幅值前綴傳輸給幅值前綴寄存器的同時，控制將幅值前綴通過第二旁路模塊電路單元傳輸給幅值后綴狀態機跳轉控制模塊以及幅值后綴解碼模塊。

4.根據權利要求1或2或3所述的實現H.264的CAVLC的熵解碼器，其特征在于，所述旁路模塊電路單元還包括第三旁路模塊電路單元；所述第三旁路模塊電路單元為連接總零數模塊和前游程模塊的旁路電路單元，用于將總零數模塊解碼得到的最后一個非零系數前零的個數傳輸給前游程狀態機控制模塊和前游程解碼模塊；

所述參數傳輸控制模塊還包括第三控制模塊，用于在總零數解碼狀態下，控制解碼總零數模塊解碼得到的總零數傳輸給總零數寄存器的同時，控制將總零數通過第三旁路模塊電路單元傳輸給前游程狀態機跳轉控制模塊以及前游程解碼模塊。

5.一種實現H.264的CAVLC的熵解碼方法，其特征在于，包括如下步驟：

設置連接相鄰兩級解碼模塊之間的旁路電路單元；

在解碼狀態下，控制將上一級解碼模塊所獲得的解碼參數傳輸給相應解碼參數寄存器的同時，控制將相應解碼參數通過旁路模塊電路單元傳輸給下一級解碼狀態機跳轉控制模塊和下一級解碼模塊。

6.根據權利要求5所述的實現H.264的CAVLC的熵解碼方法，其特征在于，

所述設置旁路電路單元，包括如下步驟：

設置連接解碼系數標記解碼模塊和拖尾符號標記解碼模塊的第一旁路模塊電路單元；

所述控制解碼參數傳輸，包括如下步驟：

在解碼系數標記解碼狀態下，CAVLC控制模塊控制將解碼系數標記解碼模塊解碼得到的總的非零系數和拖尾系數傳輸給非零系數寄存器和拖尾系數寄存器的同時，控制將總的非零系數和拖尾系數通過第一旁路模塊電路單元傳輸給拖尾符號標記狀態機跳轉控制模塊以及拖尾符號標記解碼模塊，并進行拖尾符號標記解碼。