[發(fā)明專利]用于將現(xiàn)有硅管芯結(jié)合到3D集成疊置體中的方法

有效

• 申請?zhí)枺?/td>: 201210082226.1
• 申請日: 2007-12-06
• 公開（公告）號: CN102610596A
• 公開（公告）日: 2012-07-25
• 發(fā)明（設(shè)計）人: P·里德;B·布萊克
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L21/98
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 陳松濤;王英

本申請為分案申請，其原申請是2009年6月18日進入中國國家階段、國際申請日為2007年12月6日的國際專利申請PCT/US2007/086674，該原申請的中國國家申請?zhí)柺?00780047011.3，發(fā)明名稱為“用于將現(xiàn)有硅管芯結(jié)合到3D集成疊置體中的方法”。

技術(shù)領(lǐng)域

集成電路封裝

背景技術(shù)

人們正在努力對芯片或管芯進行疊置以提高性能，而不會占據(jù)印刷電路板上的更多空間(例如更多表面面積)。這特別受到對復(fù)雜手機、智能電話和其它移動裝置的需求的驅(qū)動。芯片制造商已經(jīng)在相連集成電路結(jié)構(gòu)或疊置體中組合了動態(tài)和靜態(tài)隨機存取存儲器(DRAM和SRAM)、閃速存儲器和其它存儲器，但在歷史上一直受到連接芯片的布線(例如引線鍵合)對空間的更大需求的制約。芯片或管芯疊置技術(shù)將兩個或更多管芯鍵合到一起，以形成連接集成電路結(jié)構(gòu)。可以利用沿著疊置體的側(cè)面的互連布線或管芯間界面處的金屬通孔將芯片或管芯連接在一起。

一種用于芯片或管芯疊置的通用方法被稱為面對面鍵合。在這種配置中，例如，兩個相應(yīng)管芯的器件側(cè)面被疊置，使其器件側(cè)面彼此面對，且金屬通孔電連接管芯間界面處的管芯。在面對面鍵合的相連集成電路結(jié)構(gòu)的一種表示中，以面對面鍵合配置將中央處理單元(CPU)或邏輯管芯和存儲器管芯(例如SRAM或DRAM管芯)疊置在一起。可以將熱沉附著到CPU或邏輯管芯體上，并利用附著到存儲器管芯體的凸塊技術(shù)形成通往封裝或電路板的電源和輸入/輸出(I/O)連接。可以使用穿硅通孔(TSV)來穿過存儲器管芯并連接到金屬管芯間界面。

在以上示例中，由于穿硅通孔穿過第二管芯(例如存儲器管芯)的存儲器的有源硅區(qū)域，因此必須在電路中分配足夠大的區(qū)域來允許穿硅通孔通過。由于功率傳輸?shù)男枰@些通孔通常可能大于(大于10倍的)給定工藝的最小設(shè)計規(guī)則。通過穿硅通孔供應(yīng)用于兩個管芯的功率。功率需求將要求每個凸塊觸點大約一個穿硅通孔。在倒裝芯片封裝中，通常在整個二維管芯上以寬間隔的均勻圖案設(shè)置凸塊，從而允許頂部金屬層上存在大量均勻的電源和接地連接。這需要設(shè)計第二管芯(例如存儲器管芯)中的電路，從而為這些通孔提供與相鄰幾何結(jié)構(gòu)的適當(dāng)間距。這意味著，需要對第二管芯進行定制設(shè)計，以嚴格匹配第一管芯的通孔要求。

另一種鍵合配置是面對背鍵合配置。以CPU管芯和存儲器管芯為例，在面對背鍵合配置中，可以交換兩個管芯的位置。例如，將利用標(biāo)準凸塊技術(shù)以典型方式將第一管芯(CPU管芯)信號和電源連接附著到封裝。將利用穿硅通孔使第二管芯(例如存儲器管芯)的電源和信號連接穿過第一管芯。存儲器管芯的功率需求通常比CPU或邏輯管芯低得多，因此，需要穿過第一管芯(例如CPU管芯)的穿硅通孔數(shù)量少得多，且不需要在管芯上均勻間隔開。這使得CPU管芯的設(shè)計和布局受到第二管芯的三維鍵合的影響小得多。

附圖說明

通過以下詳細描述、所附權(quán)利要求和附圖，各實施例的特征、方案和優(yōu)點將變得更加透徹明白，附圖中：

圖1示出了相連集成電路結(jié)構(gòu)的頂部分解圖，該結(jié)構(gòu)包括第一管芯和被設(shè)置成占據(jù)第一管芯的表面區(qū)域的多個單個化或未單個化的管芯。

圖2示出了圖1的結(jié)構(gòu)的頂部側(cè)視圖，并示出了與每個第二管芯相關(guān)聯(lián)的鍵合焊盤。

圖3示出了取自線3-3’的側(cè)視圖。

圖4示出了取自線3-3’的圖2的結(jié)構(gòu)，并示出了重新分布層，該重新分布層將第二管芯上的觸點與第一管芯上的穿硅通孔電連接。

圖5示出了第一管芯表面的實施例。

圖6示出了相連集成電路結(jié)構(gòu)的另一個實施例，該相連集成電路結(jié)構(gòu)包括第一管芯和多個第二管芯。

圖7示出了形成相連集成電路結(jié)構(gòu)的方法的實施例的流程圖。

圖8示出了作為臺式計算機的一部分的電子組件的示意性側(cè)視圖。

具體實施方式