[發明專利]一種采用同一進程形成多種閾值電壓MOS器件的方法

有效

• 申請號: 201210081784.6
• 申請日: 2012-03-26
• 公開（公告）號: CN103367143B
• 公開（公告）日: 2017-04-19
• 發明（設計）人: 江紅;李冰寒;吳小利
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/266
• 代理公司: 上海信好專利代理事務所(普通合伙)31249
• 代理人: 張靜潔,徐雯瓊

技術領域

本發明涉及一種半導體設計與制造的方法，特別涉及一種采用同一進程形成多種閾值電壓MOS器件的方法。

背景技術

MOS（金屬氧化物半導體）器件制造過程中，如果按照設計需要提供不同閾值電壓的器件，常規方法需要增加光罩（提高成本）才能夠實現。

發明內容

本發明的目的是提供一種采用同一進程形成多種閾值電壓MOS器件的方法，能夠提供一種新的方法，無需額外成本，可以采用同一進程形成相同結構但閾值電壓不同的器件。

為了實現以上目的，本發明是通過以下技術方案實現的：

一種采用同一進程形成多種閾值電壓MOS器件的方法，在利用掩膜對MOS器件的源極漏極執行離子注入的步驟如下：

步驟1：所述的掩膜包含附加掩膜部分，所述的附加掩膜部分設置在多晶硅柵極上方；

步驟2：利用包含附加掩膜部分的掩膜執行源極和漏極的離子注入。

在所述的步驟1中，所述的掩膜還包含：源極側的第一掩膜部分和漏極側的第二掩膜部分。

所述的附加掩膜部分的一端靠近源極側，該附加掩膜部分覆蓋將要形成的源極與多晶硅柵極的重疊區，但不影響源極的離子注入；另一端為MOS器件在正常工作時導通狀態的源端溝道夾斷點。

在步驟1中，在對稱結構中，附加掩膜部分設置在多晶硅柵極上的中間位置。

所述的采用同一進程形成多種閾值電壓MOS器件的方法用于制造N或者P型溝道的MOS器件。

所述的采用同一進程形成多種閾值電壓MOS器件的方法用于長溝道器件。

所述的長溝道器件為高壓MOS器件或常壓MOS器件。

本發明與現有技術相比，具有以下優點：

1、能夠采用同一進程形成不同閾值電壓的器件；

2、無需額外增加成本。

附圖說明

圖1為本發明一種采用同一進程形成多種閾值電壓MOS器件的方法的實施例之一的源極漏極注入步驟的示意圖；

圖2為本發明一種采用同一進程形成多種閾值電壓MOS器件的方法的實施例之一的源極漏極注入步驟之后的示意圖；

圖3為本發明一種采用同一進程形成多種閾值電壓MOS器件的方法的實施例之一的源極漏極注入步驟中使用的附加掩膜部分的示意圖；

圖4為本發明一種采用同一進程形成多種閾值電壓MOS器件的方法的實施例之二的源極漏極注入步驟的示意圖；

圖5為本發明一種采用同一進程形成多種閾值電壓MOS器件的方法的實施例之二的源極漏極注入步驟之后的示意圖；

圖6為本發明一種采用同一進程形成多種閾值電壓MOS器件的方法的實施例之二的源極漏極注入步驟中使用的附加掩膜部分的示意圖。

具體實施方式

以下結合附圖，通過詳細說明一個較佳的具體實施例，對本發明做進一步闡述。

如圖1~圖6所示，一種采用同一進程形成多種閾值電壓MOS器件的方法，在利用掩膜對MOS器件的源極漏極執行離子注入的步驟如下：

實施例之一：

步驟1：如圖1所示，在掩膜的圖案中包含一個附加掩膜部分PR3，還包含：源極S側的第一掩膜部分PR1和漏極D側的第二掩膜部分PR2；

如圖1和圖3所示，該附加掩膜部分PR3設置在多晶硅柵極G上方，其中，附加掩膜部分PR3的一端靠近源極S側，該附加掩膜部分PR3覆蓋將要形成的源極S與多晶硅柵極G的重疊區，但不影響源極S的離子注入；另一端為MOS器件在正常工作時導通狀態的源端溝道夾斷點，因而當離子注入的進程中，附加掩膜部分PR3覆蓋的源極S與多晶硅柵極G的重疊區，以及 多晶硅柵極G未被附加掩膜部分PR3覆蓋的部分，形成了不同的閾值電壓。

步驟2：如圖2和圖3所示，利用包含了附加掩膜部分PR3后的掩膜執行源極S和漏極D的離子注入。其中，位于源極S側的第一掩膜部分PR1（第一掩膜部分部分PR1具體地處于源極S側淺溝槽隔離STI以左）和位于漏極D側的第二掩膜部分PR2（例如，第一掩膜部分PR1具體地處于漏極D側淺溝槽隔離STI以右），附加掩膜部分PR3掩蓋了將要形成的源極S區域與多晶硅柵極G以及源極S區域與多晶硅柵極G的重疊區，因此，在本實施例中，MOS器件制造方法的源極漏極的注入步驟中，利用第一掩膜部分PR1、第二掩膜部分PR2和附加掩膜部分PR3執行離子注入以形成阱WE中的源極區域S和漏極區域D。

實施例之二：