[發明專利]BCD工藝中雙柵極氧化層的刻蝕方法

無效

• 申請號: 201210081512.6
• 申請日: 2012-03-23
• 公開（公告）號: CN102610506A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 劉建華
• 申請（專利權）人: 上海先進半導體制造股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/8249
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體領域，特別涉及一種BCD工藝中雙柵極氧化層的刻蝕方法。

背景技術

BCD工藝是一種單片集成工藝技術，這種技術能夠在同一芯片上制作Bipolar、CMOS和DMOS器件，簡稱為BCD工藝。BCD工藝由于綜合了以上三種器件各自的優點，受到越來越多的關注的同時，也被廣泛地應用。例如，BCD工藝高壓驅動器件及其模塊(如LDNMOS，DDDMOS，DECMOS等等)被廣泛地應用于PDP驅動、LCD驅動、OLED驅動、馬達驅動等領域，尤其是深亞微米(如0.18um，0.13um)BCD工藝高壓器件被廣泛應用于SOC(System?on?Chip，系統級芯片)的解決方案中。

深亞微米(如0.18um，0.13um)BCD工藝中，高壓器件的柵極與漏端均是高壓的，高壓器件如何實現與低壓CMOS(1.8V或1.3V)的兼容性是個十分重要的問題，同時深亞微米BCD工藝與0.35umBCD工藝相比也不可避免地要增加一些工藝層次。如0.18um?60V?BCD(柵極與漏端工作電壓均是60伏的DMOS)工藝中，60V高壓DMOS的柵極氧化層的厚度與低壓0.18umCMOS柵極氧化層的厚度相差近1000A。多晶硅柵極(Poly?Gate)的刻蝕工藝中，刻蝕多晶硅時對柵極氧化層(Gate?oxide)的選擇比是很高的，但是在刻蝕柵極氧化層時對硅襯底的選擇比很低，如果柵極氧化層刻蝕余量太大，就很容易對下面的硅襯底造成損傷。如按照傳統的工藝方法在深亞微米(0.18um，0.13um)高壓BCD工藝多晶硅柵極的刻蝕后，高壓器件的有源區將剩余很厚的柵極氧化層，因為多晶硅柵極的刻蝕是停留在低壓CMOS的柵極氧化層上，該刻蝕不能把高壓器件的柵極氧化層刻蝕干凈，否則就會損傷低壓CMOS的源/漏區的襯底。同時如果高壓器件的源/漏區剩余很厚的柵極氧化層而不清除干凈，將對后續的離子注入，特別后續的硅合金工藝，造成極大的影響，因此，傳統的BCD工藝，要不就是使得高壓器件源/漏區不能形成金屬硅化物，要不就是在硅合金工藝中選擇性刻蝕對低壓CMOS源/漏區特別是隔離結構邊緣的有源區造成損傷，而造成場隔離失效或漏電甚至電路失效。

發明內容

本發明的目的是提供一種BCD工藝中雙柵極氧化層的刻蝕方法，以提高低壓器件與高壓器件的兼容性，解決低壓器件有源區損傷、漏電和隔離失效以及高壓器件無法形成金屬硅化物的問題。

本發明的技術解決方案是一種BCD工藝中雙柵極氧化層的刻蝕方法，包括以下步驟：

提供一襯底，所述襯底包括并列的高壓器件區和低壓器件區；

在所述襯底的高壓器件區和低壓器件區上形成高壓器件區的柵氧化層和低壓器件區的柵氧化層，所述高壓器件區的柵氧化層厚度大于低壓器件區的柵氧化層；

在所述高壓器件區的柵氧化層和低壓器件區的柵氧化層上沉積多晶硅；

刻蝕多晶硅形成所述高壓器件區和低壓器件區的柵極，停留在低壓器件區的柵氧化層上；

以所述高壓器件區的柵極為掩膜，刻蝕去除所述高壓器件區除柵極下方以外的柵氧化層；

以所述高壓器件區和低壓器件區的柵極作為掩膜，形成高壓器件區和低壓器件區的源/漏區。

作為優選：所述高壓器件區的柵氧化層和低壓器件區的柵氧化層的形成包括以下步驟：

在所述襯底的高壓器件區和低壓器件區上熱氧化第一柵氧化層；

刻蝕去除低壓器件區上的第一柵氧化層；

在低壓器件區和高壓器件區上熱氧化第二柵氧化層，所述高壓器件區的柵氧化層包括第一柵氧化層和第二柵氧化層，所述低壓器件區的柵氧化層包括第二柵氧化層；

作為優選：所述高壓器件區的柵氧化層的厚度大于1000埃。

作為優選：所述低壓器件區的柵氧化層的厚度小于50埃。

作為優選：在所述襯底中形成有埋層，在所述襯底上表面形成有外延層，熱氧化所述外延層以在所述外延層中形成第一柵氧化層。

作為優選：在所述襯底上熱氧化第一柵氧化層步驟之前還包括：

在所述高壓器件區域的襯底上形成高壓器件的阱區；

在所述阱區中形成高壓器件HVPMOS的漏極漂移區和高壓器件LDNMOS的溝道區；

在所述襯底中形成用于隔離器件的隔離結構，。

作為優選：所述隔離結構為淺溝槽隔離結構。

作為優選：在形成所述第二柵氧化層前還包括在所述襯底中形成低壓器件的阱區。