[發明專利]一種半導體結構及其制造方法

有效

• 申請號: 201210080996.2
• 申請日: 2012-03-23
• 公開（公告）號: CN103325684A
• 公開（公告）日: 2013-09-25
• 發明（設計）人: 殷華湘;馬小龍;秦長亮;徐秋霞;陳大鵬
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京漢昊知識產權代理事務所(普通合伙) 11370
• 代理人: 朱海波

1.一種半導體結構的制造方法，該方法包括以下步驟：

a)提供襯底(100)，在該襯底(100)上形成柵堆疊；

b)以所述柵堆疊為掩模對所述襯底(100)進行刻蝕，在所述柵堆疊兩側形成凹陷(300)；

c)在所述凹陷(300)內形成源/漏擴展區(310)；

d)形成環繞所述柵堆疊的側墻，覆蓋所述柵堆疊兩側的部分襯底(100)；

e)在所述側墻兩側的襯底(100)中形成源/漏區(330)。

2.根據權利要求1所述的制造方法，其中，所述步驟c)包括：

以所述襯底(100)為籽晶，利用外延生長的方式填充所述凹陷(300)，并同時進行原位摻雜以形成源/漏擴展區(310)。

3.根據權利要求1所述的制造方法，其中，所述步驟e)包括：

以帶有所述側墻的柵堆疊為掩模對所述襯底(100)進行刻蝕，在所述柵堆疊兩側形成凹陷(320)；

以所述襯底(100)為籽晶，利用外延生長的方式在所述凹陷(320)內形成源/漏區(310)。

4.根據權利要求1至3中任一項所述的制造方法，其中：

所述源/漏擴展區(310)和/或所述源/漏區(330)的材料為襯底材料的合金。

5.根據權利要求4所述的制造方法，其中：

對于N型器件，所述源/漏擴展區(310)和/或所述源/漏區(330)材料的晶格常數小于或等于所述襯底(100)材料的晶格常數；

對于P型器件，所述源/漏擴展區(310)和/或所述源/漏區(330)材料的晶格常數大于或等于所述襯底(100)材料的晶格常數。

6.根據權利要求1至3中任一項所述的制造方法，其中：

所述源/漏擴展區(310)的結深范圍為3nm至50nm，摻雜濃度為5×10¹⁸cm^-3至5×10²⁰cm^-3。

7.一種半導體結構的制造方法，該方法包括以下步驟：

a)提供襯底(100)，在該襯底(100)上形成柵堆疊；

b)形成環繞所述柵堆疊的偏移側墻(220)以及環繞所述偏移側墻(220)的偽側墻(230)；

c)在所述偏移側墻(220)和偽側墻(230)兩側的襯底(100)中形成摻雜區(330a)；

d)去除所述偽側墻(230)、以及所述偏移側墻(220)位于襯底(100)表面的部分；

e)刻蝕位于偏移側墻(220)兩側的襯底(100)，形成凹陷(360)；

f)在所述凹陷(360)中形成源/漏擴展區(310)；

g)在所述偏移側墻(220)的側壁上形成側墻(240)；

h)在所述側墻(240)兩側的襯底(100)中形成源/漏區(330)。

8.根據權利要求7所述的制造方法，其中，所述步驟c)包括：

以帶有所述偏移側墻(220)和偽側墻(230)的柵堆疊為掩模對所述襯底(100)進行刻蝕，在所述柵堆疊兩側形成凹陷(350)；

以所述襯底(100)為籽晶，利用外延生長的方式在所述凹陷(350)內形成摻雜區(330a)。

9.根據權利要求7所述的制造方法，其中，所述步驟f)包括：

以所述襯底(100)為籽晶，利用外延生長的方式填充所述凹陷(360)，并同時進行原位摻雜以形成源/漏擴展區(310)。

10.根據權利要求7至9中任一項所述的制造方法，其中：

所述源/漏擴展區(310)和/或所述源/漏區(330)的材料為襯底材料的合金。

11.根據權利要求10所述的制造方法，其中：

對于N型器件，所述源/漏擴展區(310)和/或所述源/漏區(330)材料的晶格常數小于或等于所述襯底(100)材料的晶格常數；

對于P型器件，所述源/漏擴展區(310)和/或所述源/漏區(330)材料的晶格常數大于或等于所述襯底(100)材料的晶格常數。