[發明專利]電壓生成電路

有效

• 申請號: 201210080707.9
• 申請日: 2012-03-23
• 公開（公告）號: CN102739051A
• 公開（公告）日: 2012-10-17
• 發明（設計）人: 川岸典弘;辻信昭;前島利夫
• 申請（專利權）人: 雅馬哈株式會社
• 主分類號: H02M3/156
• 分類號: H02M3/156;H02M1/088
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 戚傳江;謝麗娜

技術領域

本發明涉及生成給定電壓的技術。

背景技術

以往，提出了通過與直流電源連接的晶體管的控制來生成給定電壓而向驅動負載供給的技術(DC-DC轉換器)。例如在專利文獻1中提出了以下的技術，即，在低負載時和高負載時改變控制晶體管的導通/截止的周期。具體而言，并行地生成給定頻率的基準時鐘信號和與負載對應的可變頻率的控制時鐘信號兩個系統，在高負載時按照基準時鐘信號控制晶體管，另一方面，在低負載時按照控制時鐘信號控制晶體管。采用以上的構成，能夠在低負載時降低電力消耗。

現有技術文獻

專利文獻

專利文獻1：日本特開2008-236822號公報

發明內容

發明要解決的課題

但是，在專利文獻1的技術中，低負載時，若負載越小，則控制時鐘信號的頻率越低，因此存在晶體管的工作頻率進入到可聽頻帶的情況。在將DC-DC轉換器產生的電壓用作電源電壓時，與晶體管的工作頻率同步的脈動成分疊加到該電源電壓中。若將以往的DC-DC轉換器用作處理可聽頻帶信號的電路的電源電壓，則會導致噪聲疊加到信號中的問題。

考慮到上述情況，本發明課題在于即使負載變低也能夠避免產生電源噪聲。

用于解決課題的手段

對為了解決上述課題而本發明所采用的手段進行說明。此外，為了使本發明易于理解，在以下說明中，用括號標記本發明的要素和后述實施方式的要素的對應，但是本發明的范圍并不限于實施方式的例示。另外，以下說明不是用于限定本發明的。

本發明的電壓生成電路，其特征在于，具備：串聯連接在高電位電源和低電位電源之間的第一開關元件(TR1)、輸出節點(N)以及第二開關元件(TR2)；誤差信號生成部(30)，生成與上述輸出節點的電壓對應的檢測電壓(V1)和基準電壓(V2)的差分即誤差信號(Err)；控制信號生成部(50)，生成僅在與上述誤差信號的大小對應的期間成為有效的控制信號(CTL)；第一驅動部(81)，在上述控制信號的有效期間長于基準時間(Tref)的情況下，在自上述有效期間的開始到經過上述基準時間為止的第一期間內使上述第一開關元件導通，在上述控制信號的有效期間短于上述基準時間的情況下，在上述有效期間內使上述第一開關元件導通；第二驅動部(82～84)，控制上述第二開關元件使其導通或截止；以及頻率控制部(60)，將上述控制信號的頻率在從下限頻率(fmin)到上限頻率(fmax)為止的范圍內進行控制，以便在上述控制信號的有效期間短于上述基準時間的情況下，上述控制信號的頻率為下限頻率，在上述控制信號的有效期間長于上述基準時間的情況下，上述有效期間和上述基準時間的差的時間越長，上述控制信號的頻率越高。

根據本發明，在第一開關元件以及第二開關元件與控制信號同步地動作時，控制信號的頻率不會低于下限頻率。因此，從輸出節點輸出的電壓不包含低于下限頻率的頻率成分。因此，在將輸出節點的電壓進行平滑化而用作電源的情況下，能夠使后級電路的電源脈動的頻率成分為下限頻率以上。

具體而言，上述下限頻率優選為高于可聽頻帶的頻率。在此情況下，即使后級的電路為對可聽頻帶內的信號進行處理的電路，也能夠防止因電源脈動而噪聲進入到可聽頻帶。

在上述電壓生成電路中，上述第二驅動部，在上述第一開關元件從導通切換到截止時，使上述第二開關元件導通；在自上述第一開關元件導通經過上述基準時間的基準時刻之前，若上述輸出節點的電位低于上述低電位電源，則在上述基準時刻使上述第二開關元件截止；在上述基準時刻以后，若上述輸出節點的電位低于上述低電位電源，則在上述輸出節點的電位低于上述低電位電源的時刻使上述第二開關元件截止。

根據本發明，第二開關元件在第一開關元件截止時導通，在輸出節點的電位低于低電位電源時截止。但是，在基準時刻之前若輸出節點的電位低于低電位電源，則即使輸出節點的電位低于低電位電源，也會維持第二開關元件的導通，在基準時刻使第二開關元件截止。因此，無論負載多輕，都必然使第二開關元件和第一開關元件僅在基準時間內動作。因此，能夠設定疊加于輸出節點的電壓中的脈動成分的下限頻率。

并且，在輸出節點的電位低于低電位電源的情況下，如果使第二開關元件動，則電力消耗增加，而隨著負載增大，無效電力的消耗減少。因此，與使用泄漏電阻而對晶體管的工作頻率設定下限頻率的情況相比能夠削減電力消耗。