[發明專利]CMOS器件及其制造方法

有效

• 申請號: 201210075694.6
• 申請日: 2012-03-21
• 公開（公告）號: CN103325787B
• 公開（公告）日: 2017-05-03
• 發明（設計）人: 徐秋霞;趙超;許高博
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙)11345
• 代理人: 陳紅

1.一種CMOS器件，包括：

第一MOSFET；

與第一MOSFET類型不同的第二MOSFET；

覆蓋在第一MOSFET上的第一應力層，具有第一應力，第一應力層包括DLC，具有4～12GPa的應力；

覆蓋在第二MOSFET上的第二應力層，其中部分的DLC的第一應力層具有摻雜離子而轉變為應力不同的第二應力層，

其中第一、第二MOSFET包括的柵極導電層的材料為材質不同的金屬單質或金屬合金或金屬氮化物，摻雜離子對于PMOS而言包括Ga、In及其組合，對于NMOS而言包括Sb、As及其組合。

2.如權利要求1的CMOS器件，其中，第一應力和第二應力類型相同，且第二應力的絕對值小于第一應力。

3.如權利要求1的CMOS器件，其中，第二應力的類型與第一應力不同。

4.如權利要求1的CMOS器件，其中，第一應力或第二應力之一為零應力。

5.一種CMOS器件的制造方法，包括步驟：

形成第一MOSFET，以及與第一MOSFET類型不同的第二MOSFET，其中第一、第二MOSFET包括的柵極導電層的材料為材質不同的金屬單質或金屬合金或金屬氮化物；

在第一MOSFET和第二MOSFET上形成第一應力層，具有第一應力，第一應力層包括DLC，具有4～12GPa的應力；

選擇性地向第二MOSFET上的DLC的第一應力層摻雜，摻雜離子使得第二MOSFET上的部分DLC的第一應力層轉變為第二應力層，具有與第一應力不同的第二應力，摻雜離子對于PMOS而言包括Ga、In及其組合，對于NMOS而言包括Sb、As及其組合。

6.如權利要求5的CMOS器件的制造方法，其中，第一應力和第二應力類型相同，且第二應力的絕對值小于第一應力。

7.如權利要求5的CMOS器件的制造方法，其中，第二應力的類型與第一應力不同。

8.如權利要求5的CMOS器件的制造方法，其中，第一應力或第二應力之一為零應力。

9.如權利要求5的CMOS器件的制造方法，其中，選擇性地向第二MOSFET上的第一應力層摻雜的步驟具體包括：

形成光刻膠圖形，覆蓋第一MOSFET上的第一應力層而暴露第二MOSFET上的第一應力層；

采用離子注入，向暴露的第一應力層中摻雜，摻雜離子使得第二MOSFET上暴露的部分第一應力層轉變為第二應力層，具有與第一應力不同的第二應力；

去除光刻膠圖形。

10.如權利要求9的CMOS器件的制造方法，其中，離子注入摻雜離子之后，還在200～1200℃溫度下進行熱處理。