[發(fā)明專利]半導(dǎo)體存儲裝置及其測試電路

有效

• 申請?zhí)枺?/td>: 201210075525.2
• 申請日: 2012-03-21
• 公開（公告）號: CN103093828B
• 公開（公告）日: 2017-08-25
• 發(fā)明（設(shè)計）人: 李宰雄
• 申請（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類號: G11C29/04
• 分類號: G11C29/04
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)11363
• 代理人: 俞波,郭放

1.一種半導(dǎo)體存儲裝置，包括：

存儲器單元陣列，所述存儲器單元陣列被配置成包括多個存儲器單元；

開關(guān)單元，所述開關(guān)單元被配置成經(jīng)由數(shù)據(jù)輸入緩沖器而與數(shù)據(jù)輸入和輸出焊盤耦接，且響應(yīng)于測試模式信號來控制施加至所述數(shù)據(jù)輸入緩沖器的數(shù)據(jù)的數(shù)據(jù)傳輸路徑；

寫入驅(qū)動器，所述寫入驅(qū)動器被配置成在正常模式下驅(qū)動從所述開關(guān)單元傳送的數(shù)據(jù)，并將所述數(shù)據(jù)寫入所述存儲器單元陣列中；以及

控制器，所述控制器被配置成在測試模式下將來自所述開關(guān)單元的數(shù)據(jù)直接傳送至所述存儲器單元，

其中，所述存儲器單元陣列和所述控制器被配置成通過第一局部輸入和輸出線而直接耦接，所述第一局部輸入和輸出線經(jīng)由第一開關(guān)連接至所述存儲器單元的位線。

2.如權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中，所述控制器包括雙向存取控制單元，所述雙向存取控制單元被配置成響應(yīng)于所述測試模式信號而經(jīng)由所述第一局部輸入和輸出線將從所述數(shù)據(jù)輸入緩沖器傳送的數(shù)據(jù)提供給所述存儲器單元陣列。

3.如權(quán)利要求2所述的半導(dǎo)體存儲裝置，其中，所述雙向存取控制單元被配置成響應(yīng)于所述測試模式信號而經(jīng)由第二局部輸入和輸出線將從所述數(shù)據(jù)輸入緩沖器傳送的數(shù)據(jù)提供給所述存儲器單元陣列。

4.如權(quán)利要求3所述的半導(dǎo)體存儲裝置，其中，所述開關(guān)單元與處在所述數(shù)據(jù)輸入緩沖器與所述寫入驅(qū)動器之間、或處在所述數(shù)據(jù)輸入緩沖器與所述控制器之間的全局輸入和輸出線耦接。

5.如權(quán)利要求3所述的半導(dǎo)體存儲裝置，其中，所述雙向存取控制單元與處在所述開關(guān)單元與所述存儲器單元陣列之間的所述第一局部輸入和輸出線以及所述第二局部輸入和輸出線耦接。

6.如權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中，所述存儲器單元利用電流驅(qū)動方案來執(zhí)行數(shù)據(jù)的讀取/寫入。

7.如權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中，所述存儲器單元是阻變存儲器單元。

8.一種半導(dǎo)體存儲裝置，包括：

存儲器單元陣列，所述存儲器單元陣列被配置成包括多個存儲器單元，所述多個存儲器單元耦接在位線與源極線之間且由施加至字線的電位驅(qū)動；以及

雙向存取控制單元，所述雙向存取控制單元被配置成響應(yīng)于測試模式信號而直接將經(jīng)由數(shù)據(jù)輸入和輸出焊盤而設(shè)置在數(shù)據(jù)輸入緩沖器中的數(shù)據(jù)從所述存儲器單元的所述位線傳送至所述源極線，或直接將施加至所述數(shù)據(jù)輸入緩沖器的數(shù)據(jù)從所述存儲器單元的所述源極線傳送至所述位線，

其中，所述存儲器單元陣列和所述雙向存取控制單元被配置成通過第一局部輸入和輸出線而直接耦接，所述第一局部輸入和輸出線經(jīng)由第一開關(guān)連接至所述存儲器單元的所述位線。

9.如權(quán)利要求8所述的半導(dǎo)體存儲裝置，還包括寫入驅(qū)動器，所述寫入驅(qū)動器被配置成在正常模式下通過接收施加至所述數(shù)據(jù)輸入緩沖器的數(shù)據(jù)而被驅(qū)動，并將所述數(shù)據(jù)寫入所述存儲器單元陣列中。

10.如權(quán)利要求9所述的半導(dǎo)體存儲裝置，還包括開關(guān)單元，所述開關(guān)單元被配置成與所述數(shù)據(jù)輸入緩沖器耦接，并控制施加至所述數(shù)據(jù)輸入緩沖器的數(shù)據(jù)的傳輸路徑，使得響應(yīng)于所述測試模式信號而將所述數(shù)據(jù)傳送至所述雙向存取控制單元或所述寫入驅(qū)動器。

11.如權(quán)利要求8所述的半導(dǎo)體存儲裝置，其中，所述存儲器單元利用電流驅(qū)動方案來執(zhí)行數(shù)據(jù)的讀取/寫入。

12.如權(quán)利要求8所述的半導(dǎo)體存儲裝置，其中，所述存儲器單元是阻變存儲器單元。

13.一種半導(dǎo)體存儲裝置的測試電路，包括：

開關(guān)單元，所述開關(guān)單元被配置成控制經(jīng)由數(shù)據(jù)輸入和輸出焊盤而被施加至數(shù)據(jù)輸入緩沖器的數(shù)據(jù)的傳輸路徑；以及

雙向存取控制單元，所述雙向存取控制單元被配置成響應(yīng)于測試模式信號而接收施加至所述數(shù)據(jù)輸入緩沖器的數(shù)據(jù)并直接將所述數(shù)據(jù)傳送至存儲器單元陣列，

其中，所述存儲器單元陣列和所述雙向存取控制單元被配置成通過第一局部輸入和輸出線或第二局部輸入和輸出線而直接耦接，

以及所述第一局部輸入和輸出線被配置成經(jīng)由第一開關(guān)連接至所述存儲器單元陣列的位線，且所述第二局部輸入和輸出線被配置成經(jīng)由第二開關(guān)連接至所述存儲器單元陣列的源極線。