[發明專利]具有改進的重疊容限的分柵式非易失性存儲單元及其方法

有效

• 申請號: 201210074875.7
• 申請日: 2012-03-21
• 公開（公告）號: CN102693945A
• 公開（公告）日: 2012-09-26
• 發明（設計）人: T·R·懷特;G·L·辛達洛里;B·A·溫斯蒂亞德
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L27/115
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 申發振

技術領域

本公開一般地涉及集成電路存儲器，并且更特別地，涉及具有改進的重疊容限的分柵式非易失性存儲單元及其方法。

背景技術

分柵式非易失性存儲單元包括用于控制編程、擦除和讀取操作的控制柵極和選擇柵極。控制柵極被用來控制存儲單元的編程和擦除，而選擇柵極被用來選擇何時編程或讀取存儲單元。現有技術的一種制造工藝使用三掩模光刻工藝來形成這兩個柵極。除了三掩模光刻工藝之外，其他工藝還可以包括犧牲特征部件的使用。這三個掩模中的每個掩模的對準都是重要的。現有技術的一種分柵式存儲單元包括兩個多晶硅層，其中一個多晶硅層的一部分與另一層的一部分重疊。在這些多晶硅層中的任何失準都能夠導致控制柵極與選擇柵極重疊得過多或過少。控制柵極在選擇柵極之上的過多重疊可以使選擇柵極的硅化(salicidation)最小化，從而導致因選擇柵極的高電阻所致的失效。控制柵極在選擇柵極之上的過少重疊或者沒有重疊可以導致在控制柵極與選擇柵極之間的不良隔離。該問題會隨著縮放(scaling)而惡化，從而導致產量減少和性能降低。

因此，所需要的是解決了以上問題的分柵式存儲單元，以及用于制作分柵式存儲單元的方法。

附圖說明

本發明通過示例的方式來說明，并且不受附圖所限定，在附圖中，相似的參考符號指示相似的要素。在附圖中的要素是為了簡單和清晰起見而示出的，而并不一定要按比例來繪制。

圖1到圖7示出了根據本發明的一個實施例的用于形成分柵式非易失性存儲單元的方法。

圖8到圖13示出了根據本發明的另一個實施例的用于形成分柵式非易失性存儲單元的方法。

具體實施方式

一般地，本發明提供了被形成為具有控制柵極和選擇柵極的分柵式非易失性存儲單元，其中控制柵極的至少一部分形成于選擇柵極之上。電荷儲存層形成于選擇柵極與控制柵極之間。選擇柵極使用第一導電層和第二導電層形成。第二導電層形成于第一導電層之上并且與第一導電層相比具有較低的電阻率。在一個實施例中，第一導電層是多晶硅，以及第二導電層是氮化鈦(TiN)。在另一個實施例中，第二導電層可以是硅化物或其他導電材料，或者與第一導電層相比具有較低的電阻率的導電材料的組合。

通過形成第二導電層使之具有較低的電阻率，能夠形成更能容忍在選擇柵極與控制柵極之間的重疊偏差的分柵式非易失性存儲單元。

一方面，本發明提供了一種用于形成分柵式非易失性存儲器(NVM)單元的方法，包括：在半導體襯底之上形成第一柵極層；在第一柵極層之上形成導電層；圖形化第一柵極層和導電層以形成第一側壁，其中第一側壁包括第一柵極層的側壁和導電層的側壁；在導電層和半導體襯底之上形成第一電介質層，其中第一電介質層與第一側壁重疊；在第一電介質層之上形成第二柵極層，其中第二柵極層形成于導電層和第一柵極層之上并且與第一側壁重疊；并且圖形化第一柵極層和第二柵極層以分別形成分柵式NVM單元的第一柵極和第二柵極，其中第二柵極與第一柵極重疊以及導電層的一部分保留于第一柵極與第二柵極之間。該部分導電層的主表面可以基本上平行于襯底的主表面。該方法還可以包括：形成與第一柵極和第二柵極的側壁相鄰的間隔物；形成在襯底內與第一柵極相鄰的以及與第二柵極相鄰的源極區/漏極區；并且在第二柵極的露出表面上以及在源極區/漏極區的露出表面上形成硅化物區。形成硅化物區的步驟還可以包括在第一柵極的露出表面上形成硅化物區。第一柵極的特征還可以在于是分柵式NVM單元的選擇柵極，以及第二柵極的特征還可以在于是分柵式NVM單元的控制柵極。圖形化第一柵極層和第二柵極層以形成第一柵極和第二柵極的步驟可以包括：圖形化第二柵極層以形成第二柵極層的第一側壁，其中圖形化第二柵極層去除了導電層在第一柵極層之上的沒有由第二柵極層所覆蓋的部分；以及在圖形化第二柵極層以形成第二柵極層的第一側壁的步驟之后，圖形化第二柵極層和第一柵極層以形成第二柵極層的第二側壁和第一柵極層的第二側壁。圖形化第一柵極層和第二柵極層以形成第一柵極和第二柵極的步驟可以包括：使用單個掩模來圖形化第一柵極層和第二柵極層以形成第二柵極層的第一側壁及第二側壁以及第一柵極層的第二側壁。導電層可以包括具有小于大約1000毫歐姆/方(milli-Ohms/Square)的電阻率的材料。導電層可以包括選自過渡金屬及過渡金屬化合物的材料。導電層可以包括選自氮化物、硅化物及氧化物的材料。導電層可以包括氮化鈦。