[發(fā)明專利]非揮發(fā)性存儲器的數(shù)據(jù)自動比較測試電路

有效

• 申請?zhí)枺?/td>: 201210073811.5
• 申請日: 2012-03-20
• 公開（公告）號: CN103325423A
• 公開（公告）日: 2013-09-25
• 發(fā)明（設(shè)計）人: 高璐;趙鋒;雷冬梅
• 申請（專利權(quán)）人: 上海華虹NEC電子有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 丁紀鐵

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導體集成電路，特別是涉及一種非揮發(fā)性存儲器的數(shù)據(jù)自動比較測試電路。

背景技術(shù)

現(xiàn)有技術(shù)中，非揮發(fā)性存儲器(NVM)一般需要通過的內(nèi)建自測電路(BIST)進行測試。由于不同型號的非揮發(fā)性存儲器的行地址(Ca)、列地址(Ra)及塊地址(Ba)的分配有所不同，即不同系列的非揮發(fā)性存儲器Ca、Ra、Ba地址有一定的差異，現(xiàn)有BIST電路中一般是通過對每一種非揮發(fā)性存儲器都設(shè)置一個加法器來實現(xiàn)對每一種非揮發(fā)性存儲器的地址的累加，這樣會造成BIST電路中產(chǎn)生N個加法器用于完成N種不同方式的自動數(shù)據(jù)比較，電路面積大。

同一系列的非揮發(fā)性存儲器雖然有相同的Ca、Ra、Ba的劃分，但是由于各非揮發(fā)性存儲器如Flash的容量的不同，地址可能出現(xiàn)地址不滿(即不全為1)的情況。現(xiàn)有BIST電路中是設(shè)定最大的塊地址邊界，當?shù)竭_塊邊界時地址返回，但這種方式仍然不能解決列地址不滿的情況，且地址比較時需等待比較到最大地址才會停止，數(shù)據(jù)自動比較的靈活性低。

現(xiàn)有BIST電路中的數(shù)據(jù)自動比較電路只支持數(shù)據(jù)的固定位寬比較，即當輸出數(shù)據(jù)的位寬為32-bit時只進行32-bit的數(shù)據(jù)比較，不能靈活的控制比較的位寬。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種非揮發(fā)性存儲器的數(shù)據(jù)自動比較測試電路，能減少加法電路的使用、減少電路面積，能靈活有效的實現(xiàn)地址的分段比較，能實現(xiàn)不同位數(shù)的數(shù)據(jù)靈活比較。

為解決上述技術(shù)問題，本發(fā)明提供一種非揮發(fā)性存儲器的數(shù)據(jù)自動比較測試電路，數(shù)據(jù)自動比較測試電路包括：地址累加器、地址映射選擇器、系統(tǒng)控制器、地址邊界控制器。

所述系統(tǒng)控制器為所述地址累加器、所述地址映射選擇器和所述地址邊界控制器提供控制信號。

所述地址累加器由n位地址寄存器組成，用于完成數(shù)據(jù)自動比較測試電路的測試電路地址的加減。

所述地址映射選擇器在所述系統(tǒng)控制器的控制信號的控制下，實現(xiàn)所述地址累加器中的所述測試電路地址和非揮發(fā)性存儲器中的非揮發(fā)性存儲器地址之間的映射，并按照映射關(guān)系產(chǎn)生所述非揮發(fā)性存儲器地址。

所述地址邊界控制器由段地址產(chǎn)生模塊和段地址計算模塊組成。所述段地址產(chǎn)生模塊用于將所述非揮發(fā)性存儲器分割成多個數(shù)據(jù)段，所述數(shù)據(jù)段的個數(shù)由所述系統(tǒng)控制器決定。所述段地址計算模塊根據(jù)所述數(shù)據(jù)段的劃分，計算各所述數(shù)據(jù)段的地址邊界以及產(chǎn)生分段比較的停止條件。

進一步的改進是，所述非揮發(fā)性存儲器地址包括行地址、列地址和塊地址，所述地址累加器的位寬n為所述非揮發(fā)性存儲器地址的所述行地址、所述列地址和所述塊地址的寬度的和。

進一步的改進是，所述測試電路地址和所述非揮發(fā)性存儲器地址之間的映射關(guān)系共有六種，分別為：8位數(shù)據(jù)行比較映射、16位數(shù)據(jù)行比較映射、32位數(shù)據(jù)行比較映射、8位數(shù)據(jù)列比較映射、16位數(shù)據(jù)列比較映射、32位數(shù)據(jù)列比較映射。

進一步的改進是，所述段地址產(chǎn)生模塊中包括數(shù)據(jù)段大小寄存器，通過設(shè)置數(shù)據(jù)段大小寄存器的值來設(shè)置所述數(shù)據(jù)段的大小；所述段地址產(chǎn)生模塊中包括數(shù)據(jù)段個數(shù)寄存器，通過設(shè)置數(shù)據(jù)段個數(shù)寄存器的值來設(shè)置需要進行比較測試的所述數(shù)據(jù)段的個數(shù)；所述段地址計算模塊中包括段邊界寄存器，在該段邊界寄存器中設(shè)定各所述數(shù)據(jù)段的地址邊界值，各所述數(shù)據(jù)段的地址邊界值為各所述數(shù)據(jù)段對應(yīng)的所述測試電路地址的最大地址值；所述段地址計算模塊根據(jù)所述數(shù)據(jù)段大小寄存器的值、所述數(shù)據(jù)段個數(shù)寄存器的值和各所述數(shù)據(jù)段的地址邊界值計算出分段比較的停止條件。

進一步的改進是，所述數(shù)據(jù)自動比較測試電路還包括比較方式選擇器，用于設(shè)定比較方式，比較方式共有四種，分別為：行加、行減、列加和列減。

進一步的改進是，所述數(shù)據(jù)自動比較測試電路還包括最大位數(shù)選擇器，用于設(shè)定用于比較的數(shù)據(jù)的位寬，數(shù)據(jù)的位寬共有3種，分別為：8位、16位和32位。

本發(fā)明具有如下有益效果：

1、實現(xiàn)了地址的統(tǒng)一連續(xù)的運算，通過地址的映射關(guān)系實現(xiàn)了測試電路地址與NVM?Flash地址的轉(zhuǎn)換，減少了加法電路的使用，減小了電路的實現(xiàn)面積。

2、通過加入數(shù)據(jù)段的地址的選擇及控制，可對的NVM存儲空間分段，并設(shè)定自動比較的數(shù)據(jù)段范圍，產(chǎn)生分段比較的停止信號，靈活有效的實現(xiàn)數(shù)據(jù)的分段比較。

3、通過設(shè)置比較位數(shù)寄存器可實現(xiàn)8位、16位、32位數(shù)據(jù)的靈活比較。

附圖說明