[發明專利]屏蔽柵極MOSFET器件中的多晶硅層間電介質

有效

• 申請號: 201210072092.5
• 申請日: 2012-03-16
• 公開（公告）號: CN102683390B
• 公開（公告）日: 2019-07-30
• 發明（設計）人: 迪安·E·普羅布斯特
• 申請（專利權）人: 飛兆半導體公司
• 主分類號: H01L29/40
• 分類號: H01L29/40;H01L21/336
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 浦彩華;姚開麗

1.一種裝置，包括：

屏蔽電介質，設置在沿軸排列且設置在半導體的外延層內的溝槽內；

屏蔽電極，設置在所述屏蔽電介質內且沿所述軸排列；

第一多晶硅層間電介質，所述第一多晶硅層間電介質具有與垂直于所述軸的面交叉的部分，所述面與所述屏蔽電極交叉；

第二多晶硅層間電介質，所述第二多晶硅層間電介質具有與所述面交叉且設置在所述第一多晶硅層間電介質與所述屏蔽電極之間的第一部分；

柵極電介質，具有設置在所述第一多晶硅層間電介質上的第一部分，所述第二多晶硅層間電介質具有直接設置在所述屏蔽電極上的第二部分且所述第二多晶硅層間電介質使用熱氧化形成，所述熱氧化氧化所述屏蔽電極的頂部，所述柵極電介質的所述第一部分直接設置在所述第二多晶硅層間電介質的所述第二部分上；以及

柵電極，設置在所述屏蔽電極上方并且通過至少所述柵極電介質與所述屏蔽電極絕緣，所述柵極電介質具有與所述柵電極直接接觸并與所述溝槽的側壁直接接觸的第二部分。

2.根據權利要求1所述的裝置，其中，所述第一多晶硅層間電介質的所述部分設置在與所述面交叉的所述第二多晶硅層間電介質的第二部分和所述第二多晶硅層間電介質的所述第一部分之間。

3.根據權利要求1所述的裝置，其中，所述第一多晶硅層間電介質的所述部分和所述第二多晶硅層間電介質的所述第一部分橫向于所述軸設置并且設置在所述屏蔽電介質上方。

4.根據權利要求1所述的裝置，其中，所述第二多晶硅層間電介質具有設置在所述第一多晶硅層間電介質的所述部分與所述屏蔽電介質之間的第二部分。

5.根據權利要求1所述的裝置，其中所述第二多晶硅層間電介質具有設置在所述屏蔽電極與所述柵極電介質的所述第一部分之間的第二部分。

6.根據權利要求1所述的裝置，其中，所述第一多晶硅層間電介質是與所述第二多晶硅層間電介質不同類型的電介質。

7.根據權利要求1所述的裝置，其中，所述第一多晶硅層間電介質是沉積氧化物，并且所述第二多晶硅層間電介質是熱生長氧化物。

8.根據權利要求1所述的裝置，其中，所述柵極電介質是熱生長氧化物，并且所述屏蔽電介質是熱生長氧化物或沉積氧化物中的至少一種。

9.根據權利要求1所述的裝置，其中，所述柵極電介質的所述第一部分設置在所述第二多晶硅層間電介質的所述第一部分上。

10.根據權利要求1所述的裝置，其中，所述柵極電介質的所述第一部分設置在所述屏蔽電介質的部分上。

11.根據權利要求1所述的裝置，其中，所述半導體包括碳化硅。

12.一種裝置，包括：

屏蔽電介質，設置在沿半導體的外延層內的軸排列的溝槽內；

屏蔽電極，設置在所述屏蔽電介質內且沿所述軸排列；

多晶硅層間電介質，所述多晶硅層間電介質具有設置在所述屏蔽電極的頂面下方的第一部分；

柵極電介質，具有與所述屏蔽電極上方的所述多晶硅層間電介質的第二部分耦接的第一部分，所述柵極電介質的厚度大于所述多晶硅層間電介質的第二部分的厚度；以及

柵電極，設置在所述屏蔽電極上方并且通過至少所述柵極電介質與所述屏蔽電極絕緣，所述柵極電介質具有與所述柵電極直接接觸并與所述溝槽的側壁直接接觸的第二部分，所述柵極電介質的所述第二部分與所述屏蔽電介質的至少一部分耦接。

13.根據權利要求12所述的裝置，其中，所述多晶硅層間電介質的所述第一部分設置在所述柵極電介質與所述屏蔽電介質之間使得所述柵極電介質與所述屏蔽電極絕緣。