[發(fā)明專利]一種雙多晶電容和MOS管的集成結(jié)構(gòu)及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210071658.2
• 申請(qǐng)日: 2012-03-16
• 公開(kāi)（公告）號(hào): CN103311241A
• 公開(kāi)（公告）日: 2013-09-18
• 發(fā)明（設(shè)計(jì)）人: 潘光燃
• 申請(qǐng)（專利權(quán)）人: 北大方正集團(tuán)有限公司;深圳方正微電子有限公司
• 主分類號(hào): H01L27/06
• 分類號(hào): H01L27/06;H01L21/822
• 代理公司: 北京中博世達(dá)專利商標(biāo)代理有限公司 11274
• 代理人: 申健

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成器件或電路制造領(lǐng)域，尤其涉及一種雙多晶電容和MOS管的集成結(jié)構(gòu)及其制造方法。

背景技術(shù)

由于雙多晶電容的高速度、低寄生等優(yōu)越特性，在混合信號(hào)集成電路、高速集成電路等類型的集成電路產(chǎn)品中，通常都應(yīng)用到雙多晶電容。雙多晶電容是由兩層多晶硅及兩者之間的絕緣層(電容介質(zhì)層)構(gòu)成的，兩層多晶硅是電容的下極板和上極板，分別稱之為第一層多晶硅和第二層多晶硅。

CMOS(Complementary?Metal?Oxide?Semiconductor互補(bǔ)金屬氧化物半導(dǎo)體)集成電路是最常見(jiàn)的集成電路，MOS(Metal?OxideSemiconductor金屬氧化物半導(dǎo)體)管是構(gòu)成CMOS集成電路的最基本單元，包括NMOS管(N溝道MOS管)和PMOS管(P溝道MOS管)；所有MOS管都由阱、源、漏和柵構(gòu)成，MOS管的柵通常都用多晶硅制作，稱之為多晶硅柵。

現(xiàn)有技術(shù)中制造上述CMOS集成電路的方法：在襯底表面形成N阱和P阱，在場(chǎng)區(qū)表面形成場(chǎng)氧化層，在有源區(qū)表面形成柵氧化層，淀積第一層多晶硅，采用光刻、刻蝕把多余的第一層多晶硅去除掉，形成MOS管的多晶硅柵和雙多晶電容的下極板，采用光刻、離子注入形成輕摻雜源漏區(qū)，淀積二氧化硅然后各向異性刻蝕形成側(cè)墻，采用光刻、離子注入形成重?fù)诫s源漏區(qū)，源漏區(qū)退火，淀積二氧化硅作為電容介質(zhì)層，高溫致密二氧化硅，淀積第二層多晶硅，采用光刻、刻蝕把多余的第二層多晶硅去除掉，形成雙多晶電容的上極板。

在實(shí)現(xiàn)上述包含雙多晶電容的CMOS集成電路結(jié)構(gòu)的制造過(guò)程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存在如下問(wèn)題：

當(dāng)高溫致密二氧化硅時(shí)，源漏區(qū)摻雜會(huì)再次發(fā)生熱擴(kuò)散，多晶硅柵兩側(cè)的源漏區(qū)因?yàn)樵俅螖U(kuò)散而相距更近，MOS管更容易出現(xiàn)短溝道效應(yīng)產(chǎn)生的漏電，導(dǎo)致上述集成電路或包含這種集成電路的器件整體性能下降。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例提供一種雙多晶電容和MOS管的集成結(jié)構(gòu)及其制造方法，用以避免高溫致密電容介質(zhì)層時(shí)對(duì)MOS管產(chǎn)生的不利影響，從而提高包含這種集成電路的器件或電路的性能。

為達(dá)到上述目的，本發(fā)明提供一種雙多晶電容和MOS管的集成結(jié)構(gòu)的制造方法，包括：

在襯底表面形成阱；

在所述阱表面形成場(chǎng)氧化層，在所述場(chǎng)氧化層未覆蓋的區(qū)域表面形成柵氧化層；

在所述柵氧化層的表面至少形成MOS管的多晶硅柵，并在選定的場(chǎng)氧化層的表面形成雙多晶電容的下極板，以及位于所述下極板表面的第一介質(zhì)層和位于所述第一介質(zhì)層表面的第二介質(zhì)層；

采用光刻、離子注入工藝形成輕摻雜源漏區(qū)，淀積與所述第一介質(zhì)層相同的材料形成薄膜，并通過(guò)各向異性刻蝕所述薄膜至少形成位于所述多晶硅柵兩側(cè)的側(cè)墻，再次采用光刻、離子注入工藝形成重?fù)诫s源漏區(qū)，之后進(jìn)行退火處理；

在所述第二介質(zhì)層的表面形成雙多晶電容的上極板。

本發(fā)明還提供一種雙多晶電容和MOS管的集成結(jié)構(gòu)，包括：襯底，位于所述襯底表面的阱，位于所述阱表面的場(chǎng)氧化層和柵氧化層，位于選定的場(chǎng)氧化層表面依次形成的雙多晶電容下極板、第一介質(zhì)層、第二介質(zhì)層和雙多晶電容的上極板；并且，在所述柵氧化層表面至少形成MOS管的多晶硅柵以及位于多晶硅柵兩側(cè)的側(cè)墻，所述集成結(jié)構(gòu)還包含MOS管的源漏區(qū)，其中，在開(kāi)始制作所述側(cè)墻及MOS管的源漏區(qū)之前，完成所述雙多晶電容的第一介質(zhì)層、第二介質(zhì)層的制作。

本發(fā)明提供一種雙多晶電容和MOS管的集成結(jié)構(gòu)及其制造方法，通過(guò)先形成雙多晶電容的介質(zhì)層再形成源漏區(qū)的順序，就可以避免介質(zhì)層的制作對(duì)MOS管產(chǎn)生的不利影響，并且，由于源漏區(qū)進(jìn)行退火處理是必須的步驟，退火的同時(shí)就可以使得介質(zhì)層達(dá)到致密的效果，與現(xiàn)有技術(shù)相比，無(wú)需對(duì)介質(zhì)層單獨(dú)進(jìn)行高溫致密處理，從而簡(jiǎn)化制作工藝；另外，本發(fā)明中的雙多晶電容中形成有第一、第二介質(zhì)層，并用第一介質(zhì)層的材料制作側(cè)墻，從而可以在制作側(cè)墻的過(guò)程中通過(guò)第二介質(zhì)層保護(hù)位于其下方的第一介質(zhì)層。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1-圖9為本發(fā)明提供的集成結(jié)構(gòu)制作過(guò)程中的結(jié)構(gòu)示意圖；

圖10為本發(fā)明提供的一種集成結(jié)構(gòu)的示意圖。

附圖標(biāo)記：