[發明專利]用于鐵電隨機存儲器的靈敏放大電路

有效

• 申請號: 201210071214.9
• 申請日: 2012-03-19
• 公開（公告）號: CN102592651A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 牛丹梅;張志勇;黃濤;張麗麗;王劍;賈濤;宋曉莉;田偉莉
• 申請（專利權）人: 河南科技大學
• 主分類號: G11C7/06
• 分類號: G11C7/06
• 代理公司: 洛陽公信知識產權事務所(普通合伙) 41120
• 代理人: 孫笑飛

?技術領域

本發明涉及非易失存儲器技術領域，尤其涉及一種用于鐵電隨機存儲器的靈敏放大電路。

背景技術

隨著IT技術的發展，對于非易失性存儲器的需求越來越大，讀寫速度要求越來越快，功耗要求越來越小，現有的傳統非易失性存儲器，例如EEPROM、FLASH已經難以滿足需求。

鐵電隨機存儲器是一種在斷電時不會丟失內容的非易失性存儲器，其利用鐵電薄膜材料的極化可隨電場反轉并在斷電時仍可保持的特定，將鐵電薄膜與硅基CMOS工藝集成的存儲器。鐵電存儲器的鐵電晶體在施加電場后，中心原子順著電場的方向在晶體移動，當原子移動時，它通過一個能量壁壘，從而引起電荷擊穿，內部電路感應到電荷擊穿并設置存儲器，移去電場后，中心原子保持不動，存儲器的狀態也得到保存。

鐵電存儲器有兩種基本工作模式，一種是破壞性讀出，另一種是非破壞性讀出，其中破壞性讀出利用鐵電薄膜的電容效應，以鐵電存儲器電容取代常規的存儲電荷的電容，而非破壞性讀出則是利用鐵電薄膜的極化特性，以鐵電薄膜取代常規MOS場效用管中的柵介質層而構成的MFS結構鐵電場效應管作為存儲單元。

發明內容

針對上述存在的技術問題，本發明的目的是提供一種用于鐵電隨機存儲器的靈敏放大電路，以提高存儲電路數據讀取的抗干擾性和可靠性。

為達到上述目的，本發明采用如下的技術方案：

一種用于鐵電隨機存儲器的靈敏放大電路，包括：

兩個PMOS管M1、M2，兩NMOS管M3、M4，PMOS管M1的柵極與NMOS管M3的柵極相連接，PMOS管M2的柵極與NMOS管M3的柵極相連接，PMOS管M1的漏極連接到NMOS管M3的漏極，PMOS管M2的漏極連接到NMOS管M4的漏極，PMOS管M1的漏極和NMOS管M3的漏共同連接到位線BL，PMOS管M2的漏極和NMOS管M4的漏極共同連接到反位線BLn；

PMOS管M1與PMOS管M2的源極相連接后連接到PMOS管M5的漏極，PMOS管M5的源極連接電源Vdd，PMOS管M5的柵極連接使能信號端，NMOS管M3與NMOS管M4的源極共同連接到NMOS管M6的漏極，NMOS管M6的源極接地，NMOS管M6的柵極連接柵極使能信號端；

NMOS管M7、M8的柵極共同連接到位線預放電信號端，NMOS管M7、M8的源極共同連接然后接地，NMOS管M7的漏極連接到位線BL，NMOS管M8的漏極反位線BLn。

位線BL上連接負載電容Cb，反位線BLn連接負載電容Cbn，負載電容Cb、Cbn的另一端接地。

當反相器中的2個PMOS管M1，M2的尺寸偏差為±5%時，即M1管子尺寸增大5%，M2管子尺寸減小5%，靈敏放大器正確放大的最小電壓差為⊿V1=56?mV；

當反相器中的2個NMOS管M3,?M4的尺寸偏差為±5%時，即M3管子尺寸增大5%，M4管子尺寸減小5%，靈敏放大器正確放大的最小電壓差為⊿V2=75?mV。

當反相器中的2個PMOS管M1，M2的閾值偏差為±0.05?V時，即M1的閾值增加0.05?V，M4的閾值減小0.05?V，靈敏放大器正確放大的最小電壓差為⊿V4=56?mV；

當反相器中的2個NMOS管M3，M4的閾值偏差為士0.05?V時，即M3的閾值增加0.05?VM4的閾值減小0.05?V，靈敏放大器能正確放大的最小電壓差為⊿V4=69?mV。

本發明具有以下優點和積極效果：

1）本發明能提高鐵電隨機存儲器在讀取數據時的抗干擾性和可靠性；

2）本發明提高鐵電隨機存儲器讀出電路的靈敏度，電路結構簡單、占用面積小、速度快、功耗低、輸入輸出合一。

附圖說明

圖1是本發明提供的靈敏放大器的電路結構圖。

圖2是本發明提供的電流型靈敏放大器的電路結構圖。

具體實施方式

靈敏放大器是鐵電隨即存儲器中比較重要的電路，它主要有兩個作用，一是將經過電荷再分配在其兩側位線上產生的微小電壓差放大；二是將鐵電隨即存儲器破壞性讀出過程中被破壞的數據“1”的進行回寫以及完成數據“0”的刷新，使得存儲信息得以恢復。由于它直接與存儲單元相連，它的靈敏度直接決定電路的抗干擾能力和可靠性，而它的工作時間又直接影響電路的工作速度。靈敏放大器具有模擬電路本質，其性能影響到存儲器的全面時序。

下面以具體實施例結合附圖對本發明作進一步說明：