[發(fā)明專利]開關(guān)電路和DC-DC轉(zhuǎn)換器

無效

• 申請?zhí)枺?/td>: 201210071066.0
• 申請日: 2012-03-16
• 公開（公告）號: CN102931835A
• 公開（公告）日: 2013-02-13
• 發(fā)明（設(shè)計(jì)）人: 齋藤浩;后藤祐一;葛西圭
• 申請（專利權(quán)）人: 株式會社東芝
• 主分類號: H02M3/155
• 分類號: H02M3/155;H02M1/44
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 徐冰冰;黃劍鋒

相關(guān)申請的交叉參考

本申請基于并要求2011年8月8日提交的日本專利申請No.2011-173345的優(yōu)先權(quán)，其所有內(nèi)容通過參考而援入于此。

技術(shù)領(lǐng)域

這里描述的實(shí)施方式廣泛地涉及開關(guān)電路和DC-DC轉(zhuǎn)換器。

背景技術(shù)

具有高側(cè)開關(guān)和低側(cè)開關(guān)的開關(guān)電路作為對電感性負(fù)載進(jìn)行驅(qū)動的輸出電路而廣泛地使用。此外，例如，在使用了這種開關(guān)電路的DC-DC轉(zhuǎn)換器等中，存在大電流化的要求，以減少由半導(dǎo)體工藝的微細(xì)化引起的開關(guān)元件的導(dǎo)通電阻。作為其結(jié)果，在高側(cè)開關(guān)導(dǎo)通時(shí)流過的恢復(fù)電流變大，成為開關(guān)噪聲產(chǎn)生、動作效率降低的重要因素。

發(fā)明內(nèi)容

本發(fā)明實(shí)施方式提供一種減少了開關(guān)噪聲并改善了動作效率的開關(guān)電路和DC-DC轉(zhuǎn)換器。

根據(jù)實(shí)施方式，提供一種具備高側(cè)開關(guān)、整流單元和驅(qū)動電路的開關(guān)電路。所述高側(cè)開關(guān)連接于高電位端子與輸出端子之間。所述整流單元連接于所述輸出端子與低電位端子之間，使得從所述低電位端子朝向所述輸出端子的方向?yàn)檎颉Ｋ鲵?qū)動電路根據(jù)所輸入的高側(cè)控制信號，對所述高側(cè)開關(guān)的控制端子提供第一電壓以使所述高側(cè)開關(guān)導(dǎo)通，在所述輸出端子的電壓上升到規(guī)定值以上時(shí)，對所述高側(cè)開關(guān)的控制端子提供比所述第一電壓高的第二電壓。

根據(jù)本發(fā)明的實(shí)施方式，能提供一種減少了開關(guān)噪聲并改善了動作效率的開關(guān)電路和DC-DC轉(zhuǎn)換器。

附圖說明

圖1是例示出第一實(shí)施方式的開關(guān)電路的構(gòu)成的電路圖。

圖2是表示柵極-源極間電壓Vgs與導(dǎo)通電阻R_導(dǎo)通的關(guān)系的特性圖。

圖3是第一實(shí)施方式的開關(guān)電路的主要信號的時(shí)間圖，(a)表示高側(cè)控制信號VH，(b)表示低側(cè)控制信號VL，(c)表示檢測信號VD，(d)表示控制端子的電壓VG，(e)表示輸出電壓VLX，(f)表示高側(cè)電流IH，(g)表示低側(cè)電流IL，(h)表示電感器電流ILL。

圖4是例示出驅(qū)動電路的高側(cè)控制電路的構(gòu)成的其他電路圖。

圖5是例示出第二實(shí)施方式的開關(guān)電路的構(gòu)成的電路圖。

圖6是例示出第三實(shí)施方式的開關(guān)電路的構(gòu)成的電路圖。

圖7是例示出第四實(shí)施方式的DC-DC轉(zhuǎn)換器的構(gòu)成的電路圖。

具體實(shí)施方式

以下，參照附圖來詳細(xì)地說明本發(fā)明的實(shí)施方式。另外，在本申請說明書和各圖中，對于與關(guān)于已經(jīng)出現(xiàn)的圖所述的部件相同的單元，標(biāo)注相同的附圖標(biāo)記，詳細(xì)的說明適當(dāng)?shù)厥÷浴?/p>

首先，對第一實(shí)施方式進(jìn)行說明。

圖1是例示出第一實(shí)施方式的開關(guān)電路的構(gòu)成的電路圖。

開關(guān)電路(由虛線1包圍的部分)由串聯(lián)連接的高側(cè)開關(guān)2和低側(cè)開關(guān)3、對高側(cè)開關(guān)2和低側(cè)開關(guān)3進(jìn)行控制的驅(qū)動電路(由虛線5包圍的部分)構(gòu)成，對電感性負(fù)載17進(jìn)行驅(qū)動。另外，低側(cè)開關(guān)3作為寄生二極管包含整流單元4。

高側(cè)開關(guān)2連接于輸出端子1?8與高電位端子19之間。高側(cè)開關(guān)2是P溝道MOSFET(以下記作PMOS)，作為第一主電極的源極連接于高電位端子19，作為第二主電極的漏極連接于輸出端子18。此外，作為高側(cè)開關(guān)2的控制端子的柵極2g連接于驅(qū)動電路5。在高側(cè)開關(guān)2中包含未圖示的寄生二極管。

低側(cè)開關(guān)3連接于輸出端子1?8與低電位端子23之間。低側(cè)開關(guān)3是N溝道MOSFET(以下記作NMOS)，作為第一主電極的源極連接于低電位端子23，作為第二主電極的漏極連接于輸出端子18。此外，作為低側(cè)開關(guān)3的控制端子的柵極連接于驅(qū)動電路5。另外，低電位端子23接地，高電位端子19與低電位端子23之間被提供電源電壓VIN。

整流單元4連接于輸出端子1?8與低電位端子23之間，使得從低電位端子23朝向輸出端子1?8的方向?yàn)檎颉＜矗枠O作為整流單元4的第一主電極連接于低電位端子23，陰極作為整流單元4的第二主電極連接于輸出端子18。

驅(qū)動電路5具備：對高側(cè)開關(guān)2進(jìn)行控制的高側(cè)控制電路6、對低側(cè)開關(guān)3進(jìn)行控制的低側(cè)控制電路7、以及對輸出端子18的電壓即輸出電壓VLX進(jìn)行檢測的檢測電路8。

高側(cè)控制電路6連接于高電位端子19與第二中電位端子20之間，根據(jù)高側(cè)控制信號VH，將電壓VG提供給高側(cè)開關(guān)2的控制端子2g，對高側(cè)開關(guān)2進(jìn)行控制。高側(cè)控制電路6具備否定電路(反相器)9、10、第一晶體管11、第二晶體管12、第三晶體管13以及邏輯和的否定電路(NOR)14。