[發明專利]一種動態電流倍增電路及集成該電路的線性穩壓器

無效

• 申請號: 201210070971.4
• 申請日: 2012-03-16
• 公開（公告）號: CN102609025A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 明鑫;李涅;徐祥柱;董淵;周澤坤;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 周永宏

1.一種動態電流倍增電路，包括，第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管，第七PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管及第一電阻和第一電容，具體連接關系為：

第一PMOS管的柵極與第二PMOS管的柵極相連連接到第二偏置電壓，第一PMOS管的源極連接外部電源電壓，漏極連接第一NMOS管的漏極、柵極及第一電阻單元的一端，第一NMOS管的源極連接地電位；第一電阻單元的另一端連接第二NMOS管的柵極、第一電容的一端、第三NMOS管的柵極，第一電容的另一端作為動態電流倍增電路的輸入端；第二NMOS管的源極連接地電位，漏極連接第二PMOS管的漏極、第五NMOS管的柵極、第五PMOS管的柵極，第二PMOS管的源極連接外部電源電壓；第三NMOS管的漏極連接第三PMOS管的柵極和漏極及第四PMOS管的柵極，源極連接地電位，第三PMOS管的源極連接外部電源電壓；第四PMOS管的源極連接外部電源電壓，漏極連接第四NMOS管的漏極及第六PMOS管、第八NMOS管的柵極；第四NMOS管、第七NMOS管、第十NMOS管、第十一NMOS管的柵極相連連接第一偏置電壓，第四NMOS管的源極連接地電位；第五PMOS管、第五NMOS管的漏極相連連接第六NMOS管的柵極，第五PMOS管的源極連接外部電源電壓，第五NMOS管的源極連接地電位；第六NMOS管的漏極、第九NMOS管的漏極、第十一NMOS管的漏極、第七PMOS管的漏極與柵極相連作為動態電流倍增電路的輸出端，第六NMOS管的源極連接第七NMOS管的漏極，第七NMOS管的源極連接地電位；第六PMOS管的漏極與第八NMOS管的漏極相連連接到第九NMOS管的柵極，第六PMOS管的源極連接外部電源電壓，第八NMOS管的源極連接地電位；第九NMOS管的源極連接第十NMOS管的漏極，第十NMOS管的源極連接地電位；第十一NMOS管的源極連接地電位，第七PMOS管的源極連接外部電源電壓。

2.一種集成權利要求1所述的動態電流倍增電路的低壓差線性穩壓器，其特征在于，還包括：跨導運算放大器、調整管、第二電阻單元、第三電阻單元、第二電容、第三電容，其中，跨導運算放大器的反相輸入端作為基準電壓輸入端，同相輸入端連接第二電阻單元的一端、第三電阻單元的一端及第二電容的一端，輸出端連接到調整管的柵極，第三電阻單元的另一端連接到地電位；第二電阻單元的另一端、第二電容的另一端、第三電容的一端、動態電流倍增電路輸入端及調整管的漏極相連作為所述線性穩壓器的輸出端，第三電容的另一端連接到跨導運算放大器的米勒補償點，調整管的源極連接到外部電源電壓；動態電流倍增電路的輸出端為跨導運算放大器尾電流源提供偏置電壓。

3.根據權利要求2所述的低壓差線性穩壓器，其特征在于，所述跨導運算放大器具體包括5個PMOS管MP8、MP9、MP10、MP11、MP12和5個NMOS管MN12、MN13、MN14、MN15、MN16，其中，MP10的柵極作為跨導運算放大器的尾電流源端，源極連接外部電源電壓，漏極與MP11、MP12的源極相連；MP11的柵極作為所述運算放大器的反相輸入端，MP11的漏極與MN13的漏極和柵極、MN12的柵極、MN14的柵極相連作為所述跨導運算放大器的米勒補償點，MN13的源極連接地電位；MP12的柵極作為所述跨導運算放大器的同相輸入端，漏極連接MN14的漏極、MN15的柵極和漏極、MN16的柵極，MN15和MN14的源極連接地電位；MN12的漏極連接MP8的漏極和柵極及MP9的柵極，MN12的源極連接地電位，MP8的源極連接外部電源；MN16的漏極與MP9的漏極相連作為所述跨導運算放大器的輸出端，MN16的源極連接地電位，MP9的源極連接外部電源電壓。