[發明專利]固體拍攝裝置

無效

• 申請號: 201210070754.5
• 申請日: 2012-03-16
• 公開（公告）號: CN102857709A
• 公開（公告）日: 2013-01-02
• 發明（設計）人: 江川佳孝
• 申請（專利權）人: 株式會社東芝
• 主分類號: H04N5/341
• 分類號: H04N5/341;H04N5/374;H04N5/3745;H04N5/378
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 陳海紅;段承恩

關聯申請的參照

本申請享受2011年6月28日申請的日本申請專利號2011-142579的優先權的利益，在本申請中援用該日本申請專利的全內容。

技術領域

一般地，本實施方式涉及固體拍攝裝置。

背景技術

CMOS圖像傳感器中，入射強力的過大光時，光電二極管飽和。飽和的信號電荷以放射狀擴散到區域內，飽和的區域擴大(blooming：彌散)。作為其對策，存在采用以下方法的情況：通過與光電二極管相鄰設置排出過剩信號電荷的晶體管的橫型溢出結構、略微打開讀出柵極，經由檢測部及復位晶體管向漏極排出。這樣的方法中，光電二極管的飽和信號電平下降，有可能引起亮時的S/N退化。

發明內容

本發明要解決的問題是提供可抑制飽和信號電平的降低并同時降低彌散的固體拍攝裝置。

實施方式的固體拍攝裝置，一種固體拍攝裝置，其特征在于，包括：像素陣列部，以矩陣狀配置積蓄光電變換的電荷的像素；以及垂直驅動電路，在各像素的積蓄期間對每多條線一并驅動上述像素，使上述像素中積蓄的預定電平以上的電荷排出。

根據上述構成的固體拍攝裝置，可抑制飽和信號電平的降低并同時降低彌散。

附圖說明

圖1是表示第1實施方式涉及的固體拍攝裝置的概略構成的塊圖。

圖2是表示圖1的固體拍攝裝置的像素PC的構成例的電路圖。

圖3是表示圖1的固體拍攝裝置的讀出信號的輸入定時和光電二極管的信號量的關系的定時圖表。

圖4是表示圖1的固體拍攝裝置的解碼器電路11和柵鎖存電路12、13的構成例的電路圖。

圖5是表示圖1的固體拍攝裝置的選擇器14和電平移位器15的構成例的電路圖。

圖6是表示圖1的固體拍攝裝置的解碼器電路11和柵鎖存電路12、13的各部分的信號波形的定時圖表。

圖7是表示圖1的固體拍攝裝置的選擇器14和電平移位器15的各部分的信號波形的定時圖表。

圖8是表示第2實施方式涉及的固體拍攝裝置的選擇器14′和電平移位器15′的構成例的電路圖。

圖9是表示第3實施方式涉及的固體拍攝裝置的讀出信號的輸入定時和光電二極管的信號量的關系的定時圖表。

具體實施方式

通過實施方式的固體拍攝裝置，設置有像素陣列部、和垂直驅動電路。像素陣列部中，以矩陣狀配置積蓄光電變換的電荷的像素。垂直驅動電路，在各像素的積蓄期間對每多條線一并驅動上述像素，使上述像素中積蓄的預定電平以上的電荷排出。

以下，關于實施方式涉及的固體拍攝裝置，參照附圖進行說明。此外，本發明不通過這些實施方式限定。

(第1實施方式)

圖1是表示第1實施方式涉及的固體拍攝裝置的概略構成的塊圖。

在圖1，這個固體拍攝裝置設置有：像素陣列部1，以矩陣狀在行方向及列方向配置積蓄光電變換的電荷的像素PC；垂直驅動電路2，在垂直方向掃描成為讀出對象的像素PC；負載電路3，使垂直信號線Vlin的電位追隨從像素PC讀出的信號；列ADC電路4，將各像素PC的信號分量用CDS(相關二次取樣)數字化；線存儲器5，將在ADC電路4數字化的各像素PC的信號分量僅保存1線量；列掃描電路6，為了讀出在電平方向掃描保存的線存儲器的信號；定時控制電路7，控制各像素PC的讀出和積蓄的定時；DA轉換器8，向列ADC電路4輸出斜坡信號Vramp。此外，向定時控制電路7輸入主時鐘MCK。

在這里，垂直驅動電路2可在各像素PC的積蓄期間對每多條線一并驅動像素PC，使像素PC中積蓄的預定電平以上的電荷排出。而且，垂直驅動電路2可在各像素PC的讀出期間對每1條線驅動像素PC，使像素PC中積蓄的全部的電荷讀出。

這個垂直驅動電路2設置有：解碼器電路11，對每1條線指定像素陣列部的1個選擇行；柵鎖存電路12，保持在解碼器電路11中指定的選擇行的數據；柵鎖存電路13，對每多條線一并保持在柵鎖存電路12中保持的選擇行的數據；選擇器14，選擇驅動像素PC的信號；電平移位器15，控制驅動像素PC的信號的輸出電平；解碼器控制電路16，控制解碼器電路11的行選擇定時；鎖存控制電路17，控制柵鎖存電路12、13的工作定時；脈沖發生電路18，控制選擇器14的轉換定時；和電平發生電路19，設定電平移位器15的輸出電平。