[發(fā)明專利]增加對單事件翻轉的抵抗力的儲存電路及方法

有效

• 申請?zhí)枺?/td>: 201210068609.3
• 申請日: 2012-03-12
• 公開（公告）號: CN102737700A
• 公開（公告）日: 2012-10-17
• 發(fā)明（設計）人: 米赫·拉伽尼坎特·喬德瑞;維卡斯·錢德拉
• 申請（專利權）人: ARM有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 北京東方億思知識產(chǎn)權代理有限責任公司 11258
• 代理人: 宋鶴

技術領域

本發(fā)明涉及儲存電路及該儲存電路的操作方法，該儲存電路可提高對單事件翻轉的抵抗力(resilience)。

背景技術

數(shù)據(jù)處理系統(tǒng)中的儲存元件易受單事件翻轉(SEU)影響，這樣的SEU因離子或電磁輻射沖擊器件中的敏感節(jié)點并使狀態(tài)翻轉，從而導致所儲存數(shù)據(jù)的狀態(tài)改變。現(xiàn)有技術文獻已提出了許多不同的方法，以企求在儲存單元中實現(xiàn)SEU穩(wěn)健性。

例如，一種已知現(xiàn)有技術被稱為內建軟錯誤恢復(BISER)。根據(jù)BISER技術，用兩個傳統(tǒng)的主從觸發(fā)器對數(shù)據(jù)信號進行采樣，而該兩個主從觸發(fā)器的輸出接著通過一個C元件。該C元件只在兩個觸發(fā)器的輸出相匹配時允許從它的輸出傳出數(shù)據(jù)值。由于SEU通常只影響其中一個觸發(fā)器，因此確保了從C元件傳出的輸出不因SEU的存在而改變。此種BISER技術在如下文獻中有所描述：例如，在IEEE超大規(guī)模集成電路系統(tǒng)期刊第四卷第十二期(2006年12月)第1368至1378頁所刊載M.Zhang、S.Mitra、T.M.Mak、N.Seifert、N.J.Wang、Q.Shi、K.S.Kim、N.R.Shanbhag及S.J.Patel所著題為“Sequential?element?design?with?built-in?soft?error?resilience”的文章；以及第13屆IEEE國際在線測試研討會(IOLTS?2007)出版刊物第23至28頁所刊載Ming?Zhang、T.M.Mak、Jim?Tschanz、Kee?Sup?Kim、Norbert?Seifert及Davia?Lu所著題為“Design?for?Resilience?to?Soft?Errors?and?Variations”的文章。

另一項也使用C元件的技術稱為抗輻射設計(radiation?hardened?by?design，RHBD)。RHBD閂鎖器使用三個C元件，此種設計的一個例子在IEEE計算機學會于美國華盛頓特區(qū)舉辦的第14屆IEEE國際在線測試研討會(IOLTS)論文集第175至176頁所刊載Z.Huang及H.Liang所著題為“A?New?Radiation?Hardened?by?Design?Latch?for?Ultra-Deep-Sub-Micron?Technologies”的文章中有所描述。

另一已知現(xiàn)有技術涉及在數(shù)據(jù)處理裝置中提供功能電路，此數(shù)據(jù)處理裝置具備糾錯電路，該糾錯電路能檢測功能電路操作時的錯誤并在操作中修復這些錯誤。該種糾錯電路可以各種方式付諸實現(xiàn)，但在一個實施例中可以采取諸如共有美國專利第7,278,080號中介紹的單事件翻轉容許觸發(fā)器(single?event?upset?tolerant?flip-flop)，這項專利所介紹的設計技術有時被稱為“Razor”(剃刀)，其完整內容在此以參考文件并入。根據(jù)基本的Razor技術，處理階段時通過比較未延遲數(shù)值及延遲數(shù)值來檢測錯誤，而這些數(shù)值的擷取時間有些微差異。盡管Razor技術的主要功用是在關鍵路徑上提供延遲錯誤容許觸發(fā)器，以使給定頻率下供給管芯的電壓可按比例縮小至初次錯誤點(PoFF)(因而降低設計上的不必要容限)，將明白此種設計亦可允許用來檢測SEU并原位校正。另一介紹Razor技術的論文可見于2009年1月出版的IEEE固態(tài)電路期刊(JSSC)第44卷第1期“Razor?II：In-Situ?Error?Detection?and?Correction?for?PVT?and?SER?Tolerance”。

根據(jù)另一稱為XSEUFF的已知設計，其使用掃描觸發(fā)器中可用的冗余，并使用多數(shù)表決電路(majority?voting?circuit)來校正SEU導致的錯誤。盡管再利用掃描觸發(fā)器可節(jié)省面積，但因掃描觸發(fā)器中的開關活動導致動態(tài)電力開銷較高。此種技術介紹于2008年1月4至8日舉辦的21屆國際超大規(guī)模集成電路設計會議刊物第39至44頁，由A.Jagirdar、R.Oliveira及T.J.Chakraborty所著題為“A?Robust?Architecture?for?Flip-Flops?Tolerant?to?Soft-Errors?and?Transients?from?Combinational?Circuits”的文章。