[發明專利]在MOSFET器件中集成肖特基的方法和結構有效
| 申請號: | 201210067439.7 | 申請日: | 2012-03-05 |
| 公開(公告)號: | CN102738211A | 公開(公告)日: | 2012-10-17 |
| 發明(設計)人: | 雷燮光;蘇毅;伍時謙;安荷·叭剌 | 申請(專利權)人: | 萬國半導體股份有限公司 |
| 主分類號: | H01L29/06 | 分類號: | H01L29/06;H01L27/06;H01L21/822 |
| 代理公司: | 上海信好專利代理事務所(普通合伙) 31249 | 代理人: | 張靜潔;徐雯瓊 |
| 地址: | 美國加利福尼亞桑*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | mosfet 器件 集成 肖特基 方法 結構 | ||
技術領域
本發明涉及MOSFET器件,尤其是涉及一種將肖特基二極管集成于MOSFET器件中的新方法和集成結構。
背景技術
肖特基二極管在很多應用領域已經取代了PN結二極管。尤其是肖特基二極管已經用于取代功率MOSFET器件中的PN結(也就是,MOSFET中的體二極管同源極(source)和漏極(drain)并聯)。功率MOSFET中配置PN結二極管會表現出幾個不可取的特性,其中包括:過大的正向傳導損耗,在正向偏壓下工作時,體區-外延結之間的電荷存儲,過量的儲存少子電荷會導致當功率MOSFET從正向偏壓切換到反向偏壓時,造成過大的恢復電流和尖峰電壓,在快速切換時產生射頻干擾。所有這些特性,造成對器件不必要的壓力,導致器件的性能欠佳。
肖特基二極管具有許多優于PN結二極管的特點,特別是配置在功率MOSFET中時。肖特基二極管在正向導通時的正向電壓降很低,降低了器件的功耗,從而減少了傳導損耗。肖特基的傳導是通過多數載流子進行的,在器件正反向切換時,少數載流子的電荷存儲效應不會發生。因此,肖特基二極管是功率MOSFET的首選組態。
由于功率MOSFET采用肖特基二極管越來越廣泛,所以改進器件組態以降低生產成本變得越來越重要。特別重要是,考慮如何減小集成了肖特基二極管在半導體襯底上所占的表面積。減少肖特基二極管所占的表面積,是降低制造成本和進一步使電子設備的尺寸和形狀小型化的關鍵,從而實現便攜性和其他功能。
將肖特基二極管集成于MOSFET,制造功率MOSFET器件,現有多種供選組態。然而,所有這些組態,都有一些不良特性,使它們性能比最佳功率MOSFET器件差。圖1-3示出了三種這樣的原有技術組態。
圖1標出了原有技術集成的多層MOSFET器件,以及與這些MOSFET器件并聯的結勢壘控制肖特基(JBS)的集成結構。集成結構100包括了一個n+型襯底101和一個n型外延層103,若干個MOSFET內建于集成結構100中。溝槽105加工成外延層103并填充導電材料107,由絕緣層108環繞,形成集成結構100中每個MOSFET的各個柵級區107。用p-型材料摻雜外延層103環繞著每個溝槽的區域,以形成每個MOSFET的本體區109。每個MOSFET體區109在鄰近溝槽105側壁的那部分,摻雜n+型導電摻雜劑,以形成每個MOSFET器件的源極區111。n+型襯底101提供了每個MOSFET的漏極區。
結勢壘控制肖特基(JBS)119也內建于集成結構100。肖特基二極管119包括肖特基勢壘金屬115直接形成于n-摻雜區113頂部。n摻雜區113是在外延層103中兩個MOSFET體區109之間形成的,肖特基結是在肖特基勢壘金屬115和n摻雜區113之間的界面處形成的。因此,勢壘金屬115形成了肖特基二極管的陽極,襯底101形成了肖特基二極管的陰極。此外,在n-型摻雜區113中可能形成一個或多個p+摻雜屏蔽區117,構成P-N結,這些P-N結夾斷了肖特基接頭下面的溝道區,以抑制從正向偏壓切換到反向偏壓時,造成過大的反向漏電電流。
雖然這個特定的組態確實制成了帶肖特基二極管的功率MOSFET器件,但它的缺點在于p+屏蔽減少了肖特基的表面面積。為了使肖特基二極管具有更高的擊穿電壓,通常需要更深的p+結。因此,具有高擊穿電壓JBS的肖特基表面利用率可能相當低。在MOSFET中需要一個專用的區域,制備肖特基二極管,因此制得的芯片較大。
圖2標出了一個供選用的原有技術的集成結構,包括一個單片集成肖特基二極管和一個高性能的溝槽柵極MOSFET。集成結構201包括多個溝槽200-1、200-2、200-3、200-4,布圖蝕刻成一個n型襯底202。然后,沿著溝槽200壁形成一薄層介質層204,之后,沉積導電材料206直到基本填滿每個溝槽200,形成集成結構201中的每一個MOSFET柵極區,在除了要形成肖特基二極管的溝槽(如200-3和200-4)之外的溝槽200間形成p-型阱208。p-型阱208構成了集成結構201中每個MOSFET的本體區。然后,在p-型阱區208里形成n+型源極區212。襯底202形成了集成結構201中每個MOSFET的漏極區。
通過在襯底202頂部沒有p-型阱的區域沉積肖特基勢壘金屬218,肖特基二極管210也可以內建于集成結構201之內。肖特基勢壘金屬218形成肖特基二極管的陽極210,襯底形成肖特基二極管210的陰極引出線,肖特基二極管210的周圍環繞著MOSFET溝槽200。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于萬國半導體股份有限公司,未經萬國半導體股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210067439.7/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種水性墨水噴墨打印防水高光油畫布
- 下一篇:一種供粉機構
- 同類專利
- 專利分類





