[發(fā)明專利]用于衛(wèi)星導(dǎo)航系統(tǒng)的完全自適應(yīng)陷波器及其陷波方法

有效

• 申請?zhí)枺?/td>: 201210066885.6
• 申請日: 2012-03-14
• 公開（公告）號: CN102590829A
• 公開（公告）日: 2012-07-18
• 發(fā)明（設(shè)計）人: 陶海紅;計茹;曾操;何學輝;周航;李國梁;廖桂生;劉凱
• 申請（專利權(quán)）人: 西安電子科技大學
• 主分類號: G01S19/21
• 分類號: G01S19/21
• 代理公司: 陜西電子工業(yè)專利中心 61205
• 代理人: 王品華;朱紅星

技術(shù)領(lǐng)域

本發(fā)明屬于衛(wèi)星導(dǎo)航技術(shù)領(lǐng)域，特別涉及衛(wèi)星導(dǎo)航系統(tǒng)的完全自適應(yīng)陷波器，可用于自適應(yīng)抑制衛(wèi)星導(dǎo)航系統(tǒng)中的各種窄帶干擾，尤其是與衛(wèi)星同向的窄帶干擾，提高衛(wèi)星導(dǎo)航系統(tǒng)抗干擾性能。所謂窄帶即干擾帶寬小于信號帶寬的10％。

背景技術(shù)

20世紀末，導(dǎo)航系統(tǒng)從陸基無線電為主的體系向天基衛(wèi)星導(dǎo)航為核心的體系轉(zhuǎn)變。衛(wèi)星導(dǎo)航定位系統(tǒng)可以為用戶提供經(jīng)度、緯度、高度、速度以及時間等信息，在軍事和民用領(lǐng)域有著廣闊的應(yīng)用需求。目前具有全球?qū)Ш蕉ㄎ荒芰Φ男l(wèi)星導(dǎo)航系統(tǒng)有美國的全球定位系統(tǒng)GPS、俄羅斯的全球?qū)Ш叫l(wèi)星系統(tǒng)GLONASS和歐共體正在組建的伽利略Galileo導(dǎo)航系統(tǒng)。2000年以來，中國已成功發(fā)射了11顆北斗導(dǎo)航衛(wèi)星。中國正在建設(shè)的北斗衛(wèi)星導(dǎo)航系統(tǒng)空間段由5顆靜止軌道衛(wèi)星和30顆非靜止軌道衛(wèi)星組成，提供兩種服務(wù)方式，即開放服務(wù)和授權(quán)服務(wù)。我國將在未來幾年陸續(xù)發(fā)射北斗導(dǎo)航衛(wèi)星系列，并進行星座組網(wǎng)和實驗，計劃2012年左右，“北斗”系統(tǒng)將覆蓋亞太地區(qū)，2020年左右覆蓋全球。可以預(yù)言很快中國將會擁有自己獨立的導(dǎo)航全球定位衛(wèi)星系統(tǒng)。

導(dǎo)航系統(tǒng)面臨的干擾按帶寬可分為寬帶干擾和窄帶干擾。這時先將同向窄帶干擾抑制掉，再用空域算法抑制不同向的寬、窄帶干擾，能夠在不損失衛(wèi)星信號的同時有效提高抗干擾能力。抑制單窄帶干擾的經(jīng)典方法是陷波器。對于陷波器的設(shè)計，在消除干擾的同時，應(yīng)盡量保證高的輸出信噪比。目前國內(nèi)外對陷波器的設(shè)計方法主要有直接型陷波器、格型IIR陷波器、基于LMS算法的陷波器。目前的研究成果表明利用陷波器技術(shù)能對窄帶干擾進行有效抑制。

傳統(tǒng)的陷波器并不能完全自適應(yīng)的調(diào)節(jié)陷波器的各個參數(shù)，比如直接型和格型IIR陷波器都需要預(yù)先給定控制陷波器帶寬的系數(shù)α，α給定的偏大或偏小，都會影響陷波效果，此外要確定一個合適的α，必須根據(jù)窄帶干擾的強弱和寬度進行多次嘗試并調(diào)整，不便于工程實現(xiàn)。針對采用LMS算法的陷波器則需要一個參考輸入，其頻率為需要抑制的窄帶干擾中心頻率，在窄帶干擾中心頻率未知的情況下很難有效抑制。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服上述已有技術(shù)的不足，提出一種用于衛(wèi)星導(dǎo)航系統(tǒng)的完全自適應(yīng)陷波器及其陷波方法，以自適應(yīng)調(diào)節(jié)陷波器的各個參數(shù)，有效的抑制窄帶干擾，尤其是同向窄帶干擾，提高衛(wèi)星導(dǎo)航系統(tǒng)的抗干擾能力，便于后續(xù)導(dǎo)航電文的準確提取。

為實現(xiàn)上述目的，本發(fā)明用于衛(wèi)星導(dǎo)航系統(tǒng)的完全自適應(yīng)陷波器包括：

數(shù)據(jù)采集及預(yù)處理模塊：它包括模擬數(shù)字轉(zhuǎn)換器ADC芯片和現(xiàn)場可編程門陣列FPGA芯片，該ADC芯片用于完成中頻模擬信號采樣功能，將模擬信號轉(zhuǎn)換為數(shù)字實信號，該FPGA芯片用于完成數(shù)字正交差值和低通濾波；

自適應(yīng)陷波模塊：它包括FPGA、數(shù)字信號處理器DSP和存儲器FLASH，該FPGA用于將基帶數(shù)字復(fù)信號通過總線BUS傳送給DSP芯片，DSP把這組信號通過快速傅里葉變換FFT變換到頻域，利用頻域信號完成門限估計和自適應(yīng)陷波器參數(shù)設(shè)定，存儲器FLASH中存儲有余弦函數(shù)表，用于為陷波器系數(shù)設(shè)定提供計算依據(jù)，F(xiàn)PGA用設(shè)定的陷波器系數(shù)構(gòu)造一個二階格型無限沖激響應(yīng)IIR陷波器，并完成自適應(yīng)陷波；

輸出控制模塊：它包括FPGA和數(shù)字信號處理器DSP，該FPGA用于將陷波后的數(shù)據(jù)通過總線BUS傳給DSP，該DSP用于計算輸出干信噪比OISNR，并設(shè)置標志位FLAG，F(xiàn)PGA根據(jù)不同的標志位FLAG控制不同的輸出。

所述的數(shù)字信號處理器DSP包括：

門限判定子模塊，用于估計窄帶干擾的門限值和干擾寬度width，根據(jù)輸入窄帶干擾的不同自適應(yīng)的調(diào)節(jié)門限值及干擾寬度；

自適應(yīng)陷波器系數(shù)設(shè)定子模塊，用于產(chǎn)生自適應(yīng)陷波器的陷波頻點系數(shù)、陷波寬度系數(shù)和陷波深度系數(shù)這三個系數(shù)，并將這些系數(shù)通過數(shù)據(jù)總線傳遞給FPGA；

輸出干信噪比OISNR計算子模塊，用于計算陷波后數(shù)據(jù)的輸出干信噪比OISNR，當OISNR＞0時，設(shè)置標志位FLAG＝0；當OISNR＜0時，F(xiàn)LAG＝1。

所述的FPGA包括：

格型無限沖激響應(yīng)IIR陷波器子模塊：用于生成二階的格型無限沖激響應(yīng)IIR濾波器；

輸出跳轉(zhuǎn)子模塊：用于控制輸出模塊的跳轉(zhuǎn)，當FLAG＝1時，直接輸出結(jié)果；當FLAG＝0時，返回自適應(yīng)陷波模塊再做一次陷波，并將兩次陷波后的結(jié)果輸出。

為實現(xiàn)上述目的，本發(fā)明用于衛(wèi)星導(dǎo)航系統(tǒng)的完全自適應(yīng)陷波方法，包括如下步驟：