[發明專利]半導體裝置

無效

• 申請號: 201210065780.9
• 申請日: 2012-03-13
• 公開（公告）號: CN103022998A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 加藤一洋
• 申請（專利權）人: 株式會社東芝
• 主分類號: H02H9/00
• 分類號: H02H9/00;H02H9/04
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 劉瑞東;陳海紅

關聯申請的參照

本申請享受2011年9月22日申請的日本專利申請編號2011-207266的優先權，該日本專利申請的全部內容在本申請中援用。

技術領域

這里所述的實施方式涉及半導體裝置。

背景技術

以往，作為浪涌(surge，電涌)用保護電路，已知有在電源端子和接地端子間等使用MOS晶體管作為半導體裝置的電路。該種半導體裝置不同于輸入保護電路，期望在浪涌電壓未施加的通常狀態下，通過設為電流不流向保護元件的狀態，實現低消耗功率化。另外，期望在不增大電路面積的情況下提高浪涌的承受能力。

發明內容

本發明解決的課題是提供可實現低消耗功率化及電路面積的削減的半導體裝置。

實施方式的半導體裝置，其特征在于，具備：在電源端子和接地端子間連接的MOS晶體管；在上述MOS晶體管的漏極和柵極間連接的第1二極管；在上述MOS晶體管的漏極和柵極間與上述第1二極管以正向相反的方式串聯連接的第2二極管；在上述MOS晶體管的漏極和柵極間與上述第1及第2二極管串聯連接的電容器。

其他實施方式的半導體裝置，其特征在于，具備內部電路和保護上述內部電路的保護電路，上述保護電路具備：在電源端子和接地端子間連接的MOS晶體管；在上述MOS晶體管的漏極和柵極間連接的第1二極管；在上述MOS晶體管的漏極和柵極間與上述第1二極管以正向相反的方式串聯連接的第2二極管；在上述MOS晶體管的漏極和柵極間與上述第1及第2二極管串聯連接的電容器。

另外，其他實施方式的半導體裝置，其特征在于，具備內部電路和保護上述內部電路的保護電路，上述保護電路具備：在電源端子和接地端子間連接的MOS晶體管；在上述MOS晶體管的漏極和柵極之間連接的多個二極管及電容器的串聯電路。

根據上述構成的半導體裝置，可以實現低消耗功率化及電路面積的削減。

附圖說明

圖1是第1實施方式的半導體裝置的構成的電路圖。

圖2是第1實施方式的保護電路的構成的電路圖。

圖3是第2實施方式的保護電路的構成的電路圖。

圖4是第3實施方式的保護電路的構成的電路圖。

圖5是比較例的保護電路的構成的電路圖。

具體實施方式

實施方式的半導體裝置，具備：在電源端子和接地端子間連接的MOS晶體管；在MOS晶體管的漏極和柵極間連接的第1二極管；在MOS晶體管的漏極和柵極間與第1二極管以正向相反的方式串聯連接的第2二極管；在MOS晶體管的漏極和柵極間與第1及第2二極管串聯連接的電容器。

[第1實施方式]

圖1是第1實施方式的半導體裝置的構成圖，圖2是保護電路100的構成圖。該半導體裝置具備內部電路200和保護內部電路的保護電路100。保護電路100在例如電源端子11～接地端子間12連接，具備漏極與電源端子11連接而源極與接地端子12連接的N溝道的MOS晶體管13。這里，MOS晶體管13的背柵極與接地端子12連接。在MOS晶體管13的柵極和源極間連接齊納二極管(第3二極管)14，以陽極為源極側，陰極為柵極側。另外，在MOS晶體管13的漏極和柵極間，齊納二極管(第1二極管)15、齊納二極管(第2二極管)16及電容器17串聯連接。齊納二極管15的陽極與MOS晶體管13的漏極連接，陰極與齊納二極管16的陰極連接。齊納二極管16的陽極與電容器17的一個端子連接，電容器17的另一個端子與MOS晶體管13的柵極連接。

接著，說明保護電路100的工作。

首先，在第1實施方式的保護電路100的工作之前，說明圖5所示比較例的工作。比較例中，N溝道的MOS晶體管3的漏極與電源端子1連接，背柵極和源極與接地端子2連接，在MOS晶體管3的柵極和源極間連接了以陽極為源極側，陰極為柵極側的齊納二極管4。

比較例中，以接地端子2為基準，向電源端子1施加負浪涌后，從接地端子2經由由MOS晶體管3的背柵極和漏極形成的二極管，電流流向電源端子1。此時電流正向流向二極管，因此在二極管發生的熱量小。一般，正向電流流過二極管的負浪涌的試驗的耐量(承受量)高。但是，若容許電流值以上的電流流向二極管，則MOS晶體管3被熱損壞。