[發(fā)明專利]一種形成前金屬介電質(zhì)層的方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201210064630.6
• 申請(qǐng)日: 2012-03-13
• 公開（公告）號(hào): CN102610558A
• 公開（公告）日: 2012-07-25
• 發(fā)明（設(shè)計(jì)）人: 徐強(qiáng)
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H01L21/768
• 分類號(hào): H01L21/768
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術(shù)領(lǐng)域

本發(fā)明涉及微電子領(lǐng)域，尤其涉及一種形成前金屬介電質(zhì)層的方法。

背景技術(shù)

隨著集成電路特征線寬縮小到90nm以下，人們逐漸引入了高應(yīng)力氮化硅技術(shù)來(lái)提高載流子的電遷移率。通過(guò)在N/PMOS上面沉積高拉和高壓應(yīng)力氮化硅作為通孔刻蝕停止層（Contact?Etch?Stop?Layer，CESL），尤其是在65nm制程以下，為了同時(shí)提高N/PMOS的電遷移率，有時(shí)需要同時(shí)沉積高拉和高壓應(yīng)力氮化硅于不同的MOS上。在蝕刻阻擋層沉積完成以后，隨后需要沉積前金屬介電質(zhì)層，目前采用的是利用高密度等離子體（HDP?CVD）的方法來(lái)沉積，也有采用高深寬比制程（HARP，High?Aspect?Ratio?Process）來(lái)沉積的。這兩種制程沉積的薄膜應(yīng)力是不一樣的，其中HDP制程薄膜具有壓應(yīng)力，而HARP制程薄膜具有拉應(yīng)力，單一的沉積HDP或者HARP薄膜，只能對(duì)其中的一種晶體管的載流子遷移率有利，因此該方法限制了最大程度提高晶體管的性能。

參考圖1a至圖1e所示，在現(xiàn)有的形成前金屬介電質(zhì)層的方法中，基本包括下列步驟，工藝流程圖參看圖2所示：

提供一種具有NMOS和PMOS晶體管的半導(dǎo)體襯底0，在半導(dǎo)體襯底0上沉積一層第一緩沖氧化層1和一層具有高拉應(yīng)力的第一蝕刻阻擋層2，即氮化硅層，完成后效果如圖1a所示；

用光刻膠4涂覆半導(dǎo)體襯底0的NMOS區(qū)域，進(jìn)行光刻后對(duì)PMOS區(qū)域上方的第一緩沖氧化層1、第一蝕刻阻擋層2進(jìn)行蝕刻，完成后效果圖如圖1b所示；

在半導(dǎo)體器件表面沉積第二緩沖氧化層7和具有高壓應(yīng)力的第二蝕刻阻擋層5，第二蝕刻阻擋層5也采用氮化硅層，完成后效果如圖1c所示；

用光刻膠4涂覆半導(dǎo)體襯底0的PMOS區(qū)域，進(jìn)行光刻后對(duì)NMOS區(qū)域上方的第二緩沖氧化層7和第二蝕刻阻擋層5進(jìn)行蝕刻，完成后效果如圖1d所示；

在半導(dǎo)體器件上沉積前金屬介電質(zhì)層8（利用HDP或者HARP來(lái)完成），并進(jìn)行研磨和拋光，最終完成后的效果如圖1e所示。

利用上述現(xiàn)有方法制備的PMD層為HDP薄膜或是HARP薄膜之中的一種，但是，由于HDP與HARP薄膜應(yīng)力狀況相反（HDP為壓應(yīng)力，應(yīng)力范圍在100Mpa～300MPa；HARP為拉應(yīng)力，應(yīng)力范圍在100Mpa～200MPa），它們只能夠有助于一種晶體管的性能提升。

發(fā)明內(nèi)容

針對(duì)上述存在的問(wèn)題，本發(fā)明的目的是提供一種形成雙應(yīng)力蝕刻阻擋層及前金屬介電質(zhì)層的方法。該方法充分考慮了不同CVD制程其沉積薄膜應(yīng)力的差異，在PMOS區(qū)域沉積具有壓應(yīng)力的前金屬介電質(zhì)層，而在NMOS區(qū)域沉積具有拉應(yīng)力的前金屬介電質(zhì)層，采用本方法所形成的前金屬介電質(zhì)層有利于同時(shí)提高PMOS以及NMOS的載流子遷移率，從而提高半導(dǎo)體器件的性能。

本發(fā)明的目的是通過(guò)下述技術(shù)方案實(shí)現(xiàn)的：

一種形成前金屬介電質(zhì)層的方法，其中，包括下列步驟：

提供一種具有NMOS和PMOS晶體管的半導(dǎo)體襯底；

在所述半導(dǎo)體襯底上沉積一層緩沖氧化層；

在所述緩沖氧化層上沉積一層具有高拉應(yīng)力的第一蝕刻阻擋層；

在所述第一蝕刻阻擋層上沉積一具有拉應(yīng)力的第一前金屬介電質(zhì)層；

在所述第一前金屬介電質(zhì)層上沉積一金屬硬掩膜層；

在所述NMOS區(qū)域上方涂覆一層光刻膠，并對(duì)其依次進(jìn)行刻蝕，進(jìn)行光刻后對(duì)PMOS區(qū)域上方的緩沖氧化層、第一蝕刻阻擋層、第一前金屬介電質(zhì)層和金屬硬掩膜層進(jìn)行蝕刻；

在半導(dǎo)體器件表面沉積一層具有高壓應(yīng)力的第二蝕刻阻擋層；

在所述第二蝕刻阻擋層上沉積一層具有壓應(yīng)力的第二前金屬介電質(zhì)層；

對(duì)所述第二前金屬介電質(zhì)層進(jìn)行研磨拋光。

上述形成前金屬介電質(zhì)層的方法，其中，所述緩沖氧化層為氧化硅層。

上述形成前金屬介電質(zhì)層的方法，其中，所述第一蝕刻阻擋層和所述第二蝕刻阻擋層均為氮化硅層。

上述形成前金屬介電質(zhì)層的方法，其中，所述金屬硬掩膜層為TiN層。

上述的形成前金屬介電質(zhì)層的方法，其特征在于，所述具有拉應(yīng)力的第一前金屬介電質(zhì)層的沉積方法為SACVD，壓應(yīng)力范圍在100MPa～200MPa。

上述的形成前金屬介電質(zhì)層的方法，其中，所述具有壓應(yīng)力的第二前金屬介電質(zhì)層的沉積方法為HDP?CVD，拉應(yīng)力范圍在100MPa～300MPa。

上述的形成前金屬介電質(zhì)層的方法，其中，所述SACVD為HARP?SACVD工藝。