[發明專利]一種形成前金屬介電質層的方法有效
| 申請號： | 201210064628.9 | 申請日： | 2012-03-13 |
| 公開（公告）號： | CN102610569A | 公開（公告）日： | 2012-07-25 |
| 發明（設計）人： | 徐強 | 申請（專利權）人： | 上海華力微電子有限公司 |
| 主分類號： | H01L21/8238 | 分類號： | H01L21/8238 |
| 代理公司： | 上海新天專利代理有限公司 31213 | 代理人： | 王敏杰 |
| 地址： | 201210 上海市浦*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 形成 金屬 介電質層 方法 | ||
1.一種形成前金屬介電質層的方法，其特征在于，包括下列步驟：
提供一種具有NMOS和PMOS晶體管的半導體襯底；
在所述半導體襯底上沉積一緩沖氧化層；
在所述緩沖氧化層上沉積一具有高拉應力的第一蝕刻阻擋層；
在所述第一蝕刻阻擋層上沉積一具有拉應力的第一前金屬介電質層；
在所述第一前金屬介電質層上沉積一金屬硬掩膜層；
在所述硬質掩膜層上涂覆一層光刻膠，對PMOS區域和NMOS區域進行光刻，在PMOS區域，刻蝕至所述第一刻蝕阻擋層，暴露所述PMOS區域，在NMOS區域，刻蝕后保留至所述NMOS區域表面的所述第一前金屬介電質層；
在半導體器件表面沉積具有高壓應力的第二蝕刻阻擋層；
在所述第二蝕刻阻擋層上沉積具有壓應力的第二前金屬介電質層；
對所述第二前金屬介電質層進行研磨拋光。
2.如權利要求1所述的形成前金屬介電質層的方法，其特征在于，所述緩沖氧化層為氧化硅層。
3.如權利要求1所述的形成前金屬介電質層的方法，其特征在于，所述第一蝕刻阻擋層和所述第二蝕刻阻擋層均為氮化硅層。
4.如權利要求1所述的形成前金屬介電質層的方法，其特征在于，所述金屬硬掩膜層為低溫二氧化硅薄膜。
5.如權利要求1所述的形成前金屬介電質層的方法，其特征在于，所述具有壓應力的第二前金屬介電質層的沉積方法為HDP?CVD，壓應力范圍在100MPa～300MPa。
6.如權利要求1所述的形成前金屬介電質層的方法，其特征在于，所述具有拉應力的第一前金屬介電質層的沉積方法為SACVD，拉應力范圍在100MPa～200MPa。
7.如權利要求6所述的形成前金屬介電質層的方法，其特征在于，所述SACVD為HARP。
8.如權利要求1所述的形成前金屬介電質層的方法，其特征在于，所述緩沖氧化層的厚度為50～200?，所述第一蝕刻阻擋層或所述第二蝕刻阻擋層的厚度為200～800?，所述第一前金屬介電質層或所述第二前金屬介電質層的厚度為1000～10000?，所述金屬硬掩膜層的厚度為500～2000?。
9.如權利要求1所述的形成前金屬介電質層的方法，其特征在于，所有所述沉積工藝的沉積溫度均為300℃～500℃。
10.如權利要求1所述的形成前金屬介電質層的方法，其特征在于，在所述第一前金屬介電質層上沉積一金屬硬掩膜層步驟中，還可以在所述金屬硬質掩膜層底部增加一抗反射涂層。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司，未經上海華力微電子有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210064628.9/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
