[發明專利]優化版圖柵長的方法及其裝置

有效

• 申請號: 201210062173.7
• 申請日: 2012-03-09
• 公開（公告）號: CN102663155A
• 公開（公告）日: 2012-09-12
• 發明（設計）人: 吳玉平;劉磊;陳天佐;呂志強
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 逯長明;王寶筠

1.一種優化版圖柵長的方法，集成電路設計版圖內的柵沿同一方向設置，其特征在于，包括：

S1，根據集成電路設計版圖的具有寄生參數的電路網表的仿真結果，獲得集成電路設計版圖中每個標準單元的各個節點的當前延時時間和極限延時時間；

S2，根據標準單元中每個節點的當前延時時間和極限延時時間，獲得每個標準單元中各個節點對應的柵長的調整長度；

S3，按照每個標準單元中各個節點對應的柵長的調整長度，將集成電路設計版圖中的柵沿柵長方向增加相應的調整長度，并對集成電路版圖中的圖形進行相應調整，以保持集成電路版圖中的圖形之間的相對位置關系不變。

2.根據權利要求1所述的方法，其特征在于，獲得集成電路設計版圖中每個標準單元的各個節點的當前延時時間和極限延時時間的步驟，包括：

通過對電路網表的瞬態仿真分析的結果進行計算，得到每個標準單元的各個節點的當前延時時間；

對電路網表進行仿真，依照各標準單元及標準單元的各個節點在信號流路徑上的順序，依次確定每個標準單元的各個節點的極限延時時間。

3.根據權利要求2所述的方法，其特征在于，確定極限延時時間的方法為：采用固定步長、變步長或固定步長與變步長混合的方法調整延時時間，確定能確保集成電路設計能正常工作的最大延時時間為極限延時時間。

4.根據權利要求1-3中任一項所述的方法，其特征在于，每個標準單元中各個節點對應的柵長的調整長度ΔL＝L×{SQRT[k×(t_{delay_limit}/t_{delay_now}-1)+1]-1}，其中，L為集成電路設計版圖中的柵長，t_{delay_now}為每個標準單元中各個節點的當前延時時間，t_{delay_limit}為每個標準單元的極限延時時間，k為設計裕量，k不大于1。

5.根據權利要求1-3中任一項所述的方法，其特征在于，每個標準單元中各個節點對應的柵長的調整長度為ΔL＝k×(t_{delay_limit}/t_{delay_now}-1)×L/2，其中，L為集成電路設計版圖中的柵長，t_{delay_now}為每個標準單元中各個節點的當前延時時間，t_{delay_limit}為每個標準單元的極限延時時間，k為設計裕量，k不大于1。

6.根據權利要求1所述的方法，集成電路版圖中的圖形包括標準單元內的圖形以及標準單元之間的互連線圖形，其特征在于，所述步驟S3，包括：

S301，對每個標準單元內的圖形進行調整，包括：按照標準單元中的各個節點對應的柵長的調整長度，將標準單元內的柵沿柵長方向增加相應的調整長度，并對該標準單元中的圖形進行調整，保持標準單元中的圖形之間的相對位置關系不變；

S302，對標準單元之間的布局進行調整；

S303，對標準單元之間的互連線圖形進行調整。

7.根據權利要求6所述的方法，其特征在于，所述步驟S301具體包括：

將標準單元中的柵沿柵的第一側增加對應的柵長的調整長度，并將柵沿柵長方向進行平移，使柵之間的間隔保持不變；以及，將接觸孔進行平移，將擴散圖形的垂直邊沿柵長方向擴展及平移，將各互連線圖形進行平移以及對沿柵長方向的互連線圖形的進行長度的拉伸，以保持柵與接觸孔圖形、擴散圖形及互連線圖形的相對位置關系不變。

8.根據權利要求6所述的方法，其特征在于，所述步驟S302具體包括：

將標準單元沿柵長方向進行平移，以保持標準單元之間的間隔不變。

9.根據權利要求6所述的方法，其特征在于，所述步驟S303具體包括：

對各標準單元之間的互連線圖形進行平移以及對沿柵長方向的互連線圖形的長度進行拉伸，以保持標準單元中的引出管腳同標準單元中的柵的相對位置關系不變。

10.一種優化版圖柵長的裝置，其特征在于，包括：

延時時間獲取單元，用于根據集成電路設計版圖的具有寄生參數的電路網表的仿真結果，獲得集成電路設計版圖中每個標準單元的各個節點的當前延時時間和極限延時時間；

柵長的調整長度獲取單元，用于根據標準單元中每個節點的當前延時時間和極限延時時間，獲得每個標準單元中各個節點對應的柵長的調整長度；

版圖調整單元，用于按照每個標準單元中各個節點對應的柵長的調整長度，將集成電路設計版圖中的柵沿柵長方向增加相應的調整長度，并對集成電路版圖中的圖形進行相應調整，以保持集成電路版圖中的的圖形之間的相對位置關系不變。