[發明專利]一種高度集成的低功耗基準源

有效

• 申請號: 201210061757.2
• 申請日: 2012-03-09
• 公開（公告）號: CN102609031A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 羅賢亮;吳小曄;邵彥生;白驥
• 申請（專利權）人: 深圳創維-RGB電子有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 深圳中一專利商標事務所 44237
• 代理人: 張全文

1.一種高度集成的低功耗基準源，其特征在于，所述基準源包括依次相連的：啟動電路模塊、集成輸出模塊和帶隙電壓基準源模塊；

所述啟動電路模塊，用于啟動系統進行工作、并且在系統進入正常工作狀態后自動關閉；

所述集成輸出模塊，集成了數字基準電壓源、模擬基準電壓源和電流偏置基準源三個單元的功能，并且用于啟動后續帶隙電壓基準源模塊的工作；

所述帶隙電壓基準源模塊，用于輸出三個以上大小可調的穩定基準電壓值。

2.如權利要求1所述的基準源，其特征在于，所述啟動電路模塊包括：第一電流鏡、電容C1和限流電阻R12，其中，所述第一電流鏡由PMOS管M1、PMOS管M2、PMOS管M3構成；

所述PMOS管M1的源極、所述PMOS管M2的源極和所述PMOS管M3的源極都接直流電源，所述PMOS管M1的柵極與漏極共接后與所述PMOS管M2的柵極、所述PMOS管M3的柵極連接在一起，所述PMOS管M1的漏極還通過所述限流電阻R12接所述電容C1的一端，所述電容C1的另一端是所述啟動電路模塊的第一輸出端，所述PMOS管M2的漏極是所述啟動電路模塊的第二輸出端，所述PMOS管M3的漏極是所述啟動電路模塊的第三輸出端。

3.如權利要求1或2所述的基準源，其特征在于，所述集成輸出模塊包括：第二電流鏡、第三電流鏡、第四電流鏡、第五電流鏡、NPN管T1、穩壓二極管D1、穩壓二極管D3、穩壓二極管D4、NMOS管M13、NPN管T8、NPN管T9、NPN管T10、NPN管T11、電阻R1、電阻R2、負反饋電阻R11、電流源I1和電流源I2；

其中，所述第二電流鏡由NPN管T4、NPN管T5、NPN管T6和NPN管T7構成，所述第三電流鏡由PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7和PMOS管M8構成，所述第四電流鏡由PMOS管M14、PMOS管M15和PMOS管M16構成，所述第五電流鏡由NMOS管M17、NMOS管M18構成；

所述PMOS管M4的源極、PMOS管M5的源極、PMOS管M6的源極、PMOS管M7的源極和PMOS管M8的源極都接直流電源，所述PMOS管M5的柵極與漏極共接后與所述PMOS管M4的柵極、所述PMOS管M6的柵極、所述PMOS管M7的柵極和所述PMOS管M8的柵極連接在一起，所述PMOS管M4的漏極與所述NMOS管M13的柵極、所述穩壓二極管D4陰極的公共連接端接所述啟動電路模塊的第三輸出端，所述PMOS管M8的漏極是所述集成輸出模塊的第一輸出端，所述NPN管T1的集電極接直流電源，所述NPN管T1的基極與所述穩壓二極管D3陰極、所述PMOS管M6的漏極的公共連接端接所述啟動電路模塊的第二輸出端，所述NPN管T1的發射極與所述NPN管T5的集電極、所述NPN管T6的集電極和所述NPN管T7的集電極連接在一起，所述NPN管T4的基極與集電極共接后與所述NPN管T5的基極、所述NPN管T6的基極、所述NPN管T7的基極連接在一起，所述NPN管T4的集電極與所述PMOS管M7的漏極的公共連接端接所述啟動電路模塊的第一輸出端，所述NPN管T4的發射極接所述穩壓二極管D1的陰極，所述穩壓二極管D1的陽極、所述穩壓二極管D3的陽極與所述穩壓二極管D4的陽極都接地，所述NPN管T5的發射極是所述集成輸出模塊的數字電壓源輸出端，所述電流源I1是數字電路的負載，接在所述NPN管T5的發射極與地之間，所述NMOS管M13的漏極接所述PMOS管M5的漏極，所述NMOS管M13的源極接所述NPN管T8的集電極，所述NPN管T8的基極與所述NPN管T9的基極、所述NPN管T10的基極、所述NPN管T11的基極連接在一起，所述NPN管T10的集電極和基極共接后通過所述負反饋電阻R11接所述NPN管T7的發射極，所述NPN管T8的發射極通過所述負反饋電阻R1接地、所述NPN管T9的發射極通過所述負反饋電阻R2接地、所述NPN管T10的發射極接地，所述NPN管T6的發射極與所述PMOS管M14的源極、所述PMOS管M15的源極、所述PMOS管M16的源極連接在一起作為模擬電壓源的輸出端，所述電流源I2是模擬電路負載，接在所述模擬電壓源的輸出端與地之間，所述PMOS管M14的柵極與漏極共接后與所述PMOS管M15的柵極、所述PMOS管M16的柵極連接在一起，所述PMOS管M14的漏極接所述NPN管T9的集電極，所述PMOS管M15的漏極接所述NMOS管M17的漏極，所述NMOS管M17的柵極與漏極共接后連接所述NMOS管M18的柵極，所述NMOS管M17的源極與所述NMOS管M18的源極都接地，所述NMOS管M18的漏極作為輸入端是電流偏置的電流墜，所述PMOS管M16的漏極作為輸出端是電流偏置的電流源，所述NPN管T11的集電極和發射極分別作為所述集成輸出模塊的第二輸出端和第三輸出端。

4.如權利要求3所述的基準源，其特征在于，所述帶隙電壓基準源模塊包括：第六電流鏡、第七電流鏡、NPN管T12、NPN管T13、NPN管T14、NPN管T15、PMOS管M12、米勒補償電容C2、電阻R4、電阻R5、電阻R6、電阻R7、電阻R8、電阻R9和電阻R10；

其中，所述第六電流鏡由PMOS管M9、PMOS管M10和PMOS管M11構成，所述第七電流鏡由NMOS管M19、NMOS管M20構成；

所述NPN管T15的集電極接直流電源，所述NPN管T15的基極接所述集成輸出模塊的第一輸出端，所述NPN管T15的發射極與所述PMOS管M9的源極、所述PMOS管M10的源極、所述PMOS管M11的源極、所述PMOS管M12的源極和所述NPN管T14的集電極連接在一起，所述PMOS管M10的柵極與漏極共接后與所述PMOS管M9的柵極、所述PMOS管M11的柵極連接在一起，所述PMOS管M9的漏極與所述PMOS管M12的柵極、所述NPN管T12的集電極的公共連接端接所述集成輸出模塊的第二輸出端，所述NPN管T12的發射極通過所述電阻R4同時接所述集成輸出模塊的第三輸出端、所述NPN管T13的發射極和所述電阻R5，所述電阻R5的另一端接地，所述PMOS管M10的漏極接所述NPN管T13的集電極，所述NMOS管M19的柵極與漏極共接后與所述PMOS管M11的漏極、所述NMOS管M20的柵極連接在一起，所述NMOS管M20的漏極同時接所述PMOS管M12的漏極、所述NPN管T14的基極，所述米勒補償電容C2連接在所述PMOS管M12的柵極與漏極之間，所述NPN管T14的發射極依次連接所述電阻R6、所述電阻R7、所述電阻R8和所述電阻R9后接地，所述電阻R6與所述電阻R7的公共連接端為帶隙基準電壓的第一輸出端，所述電阻R8與所述電阻R9的公共連接端為帶隙基準電壓的第二輸出端，所述NPN管T12的基極通過所述電阻R10同時接所述NPN管T13的基極、所述電阻R7與所述電阻R8的公共連接端，所述NPN管T12的基極同時為帶隙基準電壓的第三輸出端，所述NMOS管M19和所述NMOS管M20的源極接地。