[發(fā)明專利]延遲鎖定回路系統(tǒng)以及自動(dòng)重置延遲鎖定回路的方法

有效

• 申請?zhí)枺?/td>: 201210061573.6
• 申請日: 2012-03-09
• 公開（公告）號: CN102882516A
• 公開（公告）日: 2013-01-16
• 發(fā)明（設(shè)計(jì)）人: 約翰·T·藩
• 申請（專利權(quán)）人: 南亞科技股份有限公司
• 主分類號: H03L7/06
• 分類號: H03L7/06;H03L7/08
• 代理公司: 深圳新創(chuàng)友知識產(chǎn)權(quán)代理有限公司 44223
• 代理人: 江耀純

技術(shù)領(lǐng)域

本發(fā)明涉及于延遲鎖定回路(delay?locked?loop，DLL)，更具體地說，指一種具有自動(dòng)重置功能的延遲鎖定回路系統(tǒng)與相關(guān)自動(dòng)重置方法。

背景技術(shù)

延遲鎖定回路為在一階反饋電路中包含有一可變延遲線(variable?delay?line)的裝置，而該一階反饋電路系用以基于一輸入?yún)⒖夹盘杹礞i定一輸出相位。動(dòng)態(tài)隨機(jī)存取存儲器為延遲鎖定回路的一種典型應(yīng)用，延遲鎖定回路用來于其中將具有外部時(shí)鐘輸入VCLK的數(shù)據(jù)(DQ)與動(dòng)態(tài)隨機(jī)存取存儲器的數(shù)據(jù)輸出頻閃(DQS)進(jìn)行同步。當(dāng)延遲鎖定回路處于一鎖定狀態(tài)時(shí)，該數(shù)據(jù)頻閃信號的前沿(rising?edge)將會對齊該外部時(shí)鐘的前沿，而此一特性應(yīng)當(dāng)在系統(tǒng)所定義的一時(shí)鐘頻率中維持穩(wěn)定。

當(dāng)外部時(shí)鐘頻率在延遲鎖定回路被鎖定之后產(chǎn)生改變時(shí)，延遲鎖定回路必須追蹤并且重新鎖定至新的相位，雖然根據(jù)JEDEC標(biāo)準(zhǔn)的規(guī)范，每當(dāng)時(shí)鐘頻率一發(fā)生改變時(shí)，大多數(shù)的系統(tǒng)會進(jìn)行延遲鎖定回路的重置，但這并非一定會發(fā)生于每一個(gè)系統(tǒng)，且延遲鎖定回路將會因此必須要從原本同步的位置重新同步至正確的信號沿。若是相位偏移很小，延遲鎖定回路將可相對快速地執(zhí)行此操作，但若是相位偏移很大，則延遲鎖定回路將會需要一段很長的時(shí)間來進(jìn)行重新同步。

發(fā)明內(nèi)容

因此，本發(fā)明的目的之一在于提出一種于時(shí)鐘頻率具有大的相位偏移的改變之后會自動(dòng)重置的延遲鎖定回路系統(tǒng)與相關(guān)自動(dòng)重置方法，以解決上述的問題。

依據(jù)本發(fā)明的第一層面，其揭示一種延遲鎖定回路系統(tǒng)。該延遲鎖定回路系統(tǒng)包含有一時(shí)鐘接收器、一延遲線、一控制回路以及一N°相位傳感器。該時(shí)鐘接收器用來接收該外部時(shí)鐘且產(chǎn)生一時(shí)鐘信號。該延遲線耦接于該時(shí)鐘接收器，用來產(chǎn)生一延遲時(shí)鐘信號。該控制回路用來追蹤該時(shí)鐘信號與該延遲時(shí)鐘信號之間的一相位差且于該相位差為零時(shí)鎖定該延遲線。該N°相位傳感器耦接于該控制回路，用來檢測該時(shí)鐘信號與該延遲時(shí)鐘信號之間的該相位差且于所檢測到的相位差大于N°時(shí)輸出一正信號，其中該正信號產(chǎn)生一重置信號至該延遲鎖定回路系統(tǒng)。

依據(jù)本發(fā)明的第二層面，其揭示一種于一外部時(shí)鐘的一頻率改變之后自動(dòng)重置一延遲鎖定回路系統(tǒng)的方法。該自動(dòng)重置方法包含有：接收該外部時(shí)鐘作為一時(shí)鐘信號；產(chǎn)生一延遲時(shí)鐘信號；檢測該時(shí)鐘信號與該延遲時(shí)鐘信號之間的一相位差；當(dāng)所檢測到的相位差大于N°時(shí)輸出一正信號；以及根據(jù)該正信號來產(chǎn)生一重置信號至該延遲鎖定回路系統(tǒng)。

本發(fā)明提供一延遲鎖定回路系統(tǒng)，其可于外部時(shí)鐘與內(nèi)部時(shí)鐘之間發(fā)生一大幅度的相位差時(shí)自動(dòng)重置。N°相位傳感器的設(shè)計(jì)用來于一相位差大到使得延遲鎖定回路的快速重新追蹤無法進(jìn)行時(shí)強(qiáng)制執(zhí)行一重置操作。因此，本發(fā)明提供了一種可于時(shí)鐘頻率改變后快速鎖定的延遲鎖定回路。

附圖說明

圖1為本發(fā)明延遲鎖定回路系統(tǒng)的一實(shí)施例的示意圖。

圖2A為本發(fā)明延遲鎖定回路系統(tǒng)在操作時(shí)可能發(fā)生的一第一種狀況的時(shí)序示意圖。

圖2B為本發(fā)明延遲鎖定回路系統(tǒng)在操作時(shí)可能發(fā)生的一第二種狀況的時(shí)序示意圖。

圖2C為本發(fā)明延遲鎖定回路系統(tǒng)在操作時(shí)可能發(fā)生的又一第三種狀況的時(shí)序示意圖。

其中，附圖標(biāo)記說明如下：

100????????????延遲鎖定回路系統(tǒng)

124????????????延遲鎖定回路/責(zé)任周期修正延遲線

112????????????時(shí)鐘接收器

118????????????輸入邏輯電路

126????????????復(fù)用器

155????????????反饋延遲單元

140????????????控制器

143????????????移位暫存器

145????????????濾波器

147、150???????相位傳感器

160????????????延遲鎖定回路邏輯單元

162????????????控制邏輯電路

164????????????重置邏輯電路

具體實(shí)施方式

本發(fā)明著重在提供一種于一外部時(shí)鐘信號的相位有大幅變化時(shí)可以自動(dòng)重置的延遲鎖定回路。