[發明專利]一種柵控二極管半導體器件的制造方法

有效

• 申請號: 201210061478.6
• 申請日: 2012-03-11
• 公開（公告）號: CN102592997A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 王鵬飛;林曦;孫清清;張衛
• 申請（專利權）人: 復旦大學
• 主分類號: H01L21/329
• 分類號: H01L21/329
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明屬于半導體器件制造技術領域，具體涉及一種半導體器件的制造方法，特別涉及一種柵控二極管半導體器件的制造方法。

背景技術

隨著集成電路技術的不斷發展，金屬-氧化物-硅場效應晶體管（MOSFET）的尺寸越來越小，單位陣列上的晶體管密度也越來越高。如今的集成電路器件技術節點已經處于45納米左右，MOSFET的源、漏極之間的漏電流，隨著溝道長度的縮小而迅速上升。而且，傳統MOSFET的最小亞閾值擺幅(SS)被限制在60mv/dec，這限制了晶體管的開關速度。在一些集成密度較高的芯片上，減小器件的尺寸意味著更大的SS值，而對于高速芯片需要更小的SS值，較小的SS值能在提高器件頻率的同時降低芯片功耗。當溝道長度下降到20納米以下時，有必要使用新型的器件以獲得較小的漏電流，從而降低芯片功耗。比如，采用隧穿場效應晶體管，可以減少源漏極間的漏電流。

圖1是平面的隧穿場效應晶體管的結構圖。其中在襯底101內形成有漏區102和源區103，所示104、105分別為器件的柵介質層和柵電極。對于不同類型（P型和N型）的隧穿型場效應晶體管，其操作方式也應不同。比如，對于N型的隧穿型場效應晶體管，源區為P型摻雜，漏區為N型摻雜，當柵極和漏極分別加正電壓時，晶體管開啟。此時，漏極的正電壓使得漏區與源區形成一個反向偏壓的二極管，因而降低了漏電流。而柵極正電壓使得襯底本征區的能帶下降，進而襯底與源區之間的能帶輪廓變得更加陡峭，導帶與價帶之間的距離縮小，從而源區的價帶電子容易隧穿到襯底本征區的導帶，最終形成了溝道電流。然而，隧穿型場效應晶體管在減小漏電流的同時，其驅動電流卻也有所降低，因此隧穿型場效應晶體管還面臨著如何提高驅動電流的挑戰。

發明內容

本發明的目的在于提出一種可提高器件驅動電流并減小器件SS值，從而可以降低芯片功耗的柵控二極管半導體器件的制造方法。

本發明提出的柵控二極管半導體器件的制造方法，具體步驟包括：

在p型襯底之上形成第一種絕緣薄膜；

刻蝕所述第一種絕緣薄膜形成有源區窗口；

在所述第一種絕緣薄膜及有源區窗口之上淀積n型材料，作為有源區，在所述有源區窗口處與p型襯底接觸；

覆蓋所述n型有源區形成第二種絕緣薄膜；

刻蝕所述第二種、第一種絕緣薄膜，在所述有源區窗口的兩側分別形成漏極接觸窗口和源極接觸窗口，漏極接觸孔處p型襯底被暴露，源極接觸孔處n型有源區被暴露；

淀積形成第一種導電薄膜并刻蝕所述第一種導電薄膜形成漏極電極、柵極電極、源極電極，漏極電極位于漏極接觸孔之上并充滿所述漏極接觸孔，源極電極位于源極接觸孔之上并充滿所述源極接觸孔，并且，柵極電極處于源極電極和所述有源區窗口之間，有源區窗口處于漏極電極和柵極極電極之間，柵極電極和有源區窗口間距為20納米至1微米。

進一步地，所述的p型有源區包括但不局限于重摻雜的p型硅襯底、在硅襯底內形成的p型摻雜區、在絕緣基底上形成的摻雜有p型雜質離子的ZnO或者NiO材料。所述的第一種絕緣薄膜為氧化硅或者氮化硅。所述的第二種絕緣薄膜為SiO₂或者HfO₂等高介電常數材料。所述的第一種導電薄膜為銅、鎢、鋁、氮化鈦或者為氮化鉭。

本發明采用低溫工藝制備柵控二極管半導體器件，工藝過程簡單、制造成本低，而且所制造的柵控二極管器件具有大驅動電流、小亞閾值擺幅的優點。本發明所提出的柵控二極管半導體器件的制造方法特別適用于平板顯示、相變存儲器的讀寫器件以及基于柔性襯底的半導體器件的制造中。

附圖說明

圖1為現有的平面隧穿場效應晶體管的截面圖。

圖2-圖6為本發明所公開的柵控二極管半導體器件的制造方法的一個實施例的工藝流程圖。

具體實施方式

下面將參照附圖對本發明的一個示例性實施方式作詳細說明。在圖中，為了方便說明，放大或縮小了層和區域的厚度，所示大小并不代表實際尺寸。盡管這些圖并不能完全準確的反映出器件的實際尺寸，但是它們還是完整的反映了區域和組成結構之間的相互位置，特別是組成結構之間的上下和相鄰關系。

參考圖是本發明的理想化實施例的示意圖，本發明所示的實施例不應該被認為僅限于圖中所示區域的特定形狀，而是包括所得到的形狀，比如制造引起的偏差。例如刻蝕得到的曲線通常具有彎曲或圓潤的特點，但在本發明實施例中，均以矩形表示，圖中的表示是示意性的，但這不應該被認為是限制本發明的范圍。