[發(fā)明專利]芯片模塊及電路板

有效

• 申請?zhí)枺?/td>: 201210061179.2
• 申請日: 2012-03-09
• 公開（公告）號: CN103311227B
• 公開（公告）日: 2017-03-08
• 發(fā)明（設計）人: 張衍智;陳克豪
• 申請（專利權）人: 富士康（昆山）電腦接插件有限公司;鴻海精密工業(yè)股份有限公司
• 主分類號: H01L23/58
• 分類號: H01L23/58;H05F3/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

【技術領域】

本發(fā)明涉及一種芯片模塊及電路板，尤其涉及一種可以傳輸信號的芯片模塊及電路板。

【背景技術】

在現(xiàn)有的計算機市場，其中的運算核心中央處理器(CPU)，需要通過一顆芯片連接器結合到主板上。在連接器的領域中，有許多電連接器為因應高頻高速的傳輸速度而必須設置接地裝置。因為當傳輸速度愈快時，其受到干擾的影響也就愈大(或對噪聲的影響也就愈為敏感，例如對低傳輸速度不構成影響的噪聲，當傳輸速度變快時，就會構成影響)。例如在所謂的背板連接器上，除了使用差分對信號端子對之外，還會使用接地端子來將信號端子給圈圍起來，以保護信號端子不受干擾。芯片連接器也是朝高速傳輸?shù)姆较虬l(fā)展，但是要構成一套完整的接地保護裝置，則業(yè)界仍然在努力中。

中國發(fā)明專利公告第202034567號揭露了一種連接平面柵格數(shù)組(LGA)芯片模塊至印刷電路板的電連接器，但是仍然不夠完備。

鑒于上述狀況，確有必要提供一種新型的芯片模塊及電路板以解決現(xiàn)有技術方案中存在的缺陷。

【發(fā)明內容】

本發(fā)明的目的是提供一種具有接地裝置的芯片模塊及電路板。

本發(fā)明電連接器通過以下技術方案實現(xiàn)：一種芯片模塊，用來組設到電連接器上，包括基板、設置在基板上的信號墊及設置在基板上的接地裝置，信號墊與基板電性連接，接地裝置與信號墊相鄰近且圍設在該信號墊的四周。

本發(fā)明進一步界定：所述信號墊及接地裝置均為若干個，且這些接地裝置呈矩陣形排列且圍設在相應的信號墊的四周。

本發(fā)明進一步界定：所述若干信號墊包括第一信號墊、與第一信號墊相鄰的第二信號墊、與第一信號墊相鄰的第三信號墊及與第二信號墊、第三信號墊皆相鄰的第四信號墊，該接地裝置包括第一組件、與第一組件相鄰的第二組件、與第二組件相鄰的第三組件、與第一組件相鄰的第四組件、與第二組件及第四組件皆相鄰的第五組件、與第三組件及第五組件皆相鄰的第六組件、與第四組件相鄰的第七組件、與第五組件及第七組件皆相鄰的第八組件、與第六組件及第八組件皆相鄰的第九組件，該第一組件、第二組件、第四組件、第五組件將第一信號墊包圍，該第四組件、第五組件、第七組件、第八組件將第三信號墊包圍，該第二組件、第三組件、第五組件、第六組件將第二信號墊包圍，該第五組件、第六組件、第八組件、第九組件將第四信號墊包圍。

本發(fā)明進一步界定：所述第一組件、第二組件、第三組件呈線形排列為第一線形，第一組件、第四組件、第七組件亦呈線形排列為第四線形，且第一組件位于第一線形與第二線形的交叉處；該第四組件、第五組件、第六組件呈線形排列為第二線形，第二組件、第五組件、第八組件亦呈線形排列為第五線形，且第五組件位于第二線形與第五線形的交叉處；該第七組件、第八組件、第九組件呈線形排列為第三線形，第三組件、第六組件、第九組件亦呈線形排列為第六線形，且第九組件位于第三線形與第六線形的交叉處。

本發(fā)明進一步界定：所述接地裝置為若干焊接組件。

本發(fā)明進一步界定：所述焊接組件為錫球。

本發(fā)明進一步界定：所述信號墊傾斜設置。

本發(fā)明進一步界定：所述芯片模塊在基板上設有電位基準信號層及絕緣層，該芯片模塊自上而下包括上夾層、該電位基準信號層、下夾層及該絕緣層，該若干信號墊及接地裝置設在下夾層及絕緣層上。

本發(fā)明進一步界定：所述接地裝置與電位基準信號層電性連接。

本發(fā)明電連接器通過以下技術方案實現(xiàn)：一種電路板，用來與電連接器電性連接，所述電路板包括基板、設置在基板上的若干信號墊及若干接地裝置，若干信號墊與基板電性連接，該接地裝置呈矩陣形排列且圍設在對應的信號墊的四周。

相較于現(xiàn)有技術，本發(fā)明的芯片模塊及電路板上設有與基板電性連接的若干接地裝置，若干接地裝置與若干信號墊相鄰近且呈矩陣形排列，并圍設在若干信號墊的四周，該若干接地裝置可以提供一條將屏蔽電流快速宣泄至電位基準地的路徑，用來達到整體屏蔽的效果。

【附圖說明】

圖1是本發(fā)明電連接器組合的立體組合圖。

圖2是本發(fā)明電連接器組合的立體分解圖。

圖3是本發(fā)明電連接器組合的芯片模塊的立體圖。

圖4是本發(fā)明芯片模塊的仰視圖。

圖5是本發(fā)明電路板的俯視圖。

圖6是本發(fā)明電連接器的立體分解圖。

圖7是圖6的電連接器的局部放大圖。

圖8是本發(fā)明電連接器的另一角度的立體分解圖。