[發明專利]隨機數發生器

有效

• 申請號: 201210060818.3
• 申請日: 2012-03-09
• 公開（公告）號: CN102622205A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: 曹富強
• 申請（專利權）人: 無錫華大國奇科技有限公司
• 主分類號: G06F7/58
• 分類號: G06F7/58
• 代理公司: 杭州裕陽專利事務所(普通合伙) 33221
• 代理人: 應圣義

技術領域

本發明涉及集成電路領域，尤其涉及隨機數發生器。

背景技術

在信息安全領域，加解密信息用到的密鑰，以及信息填充時常常都需要用到隨機數。一個不可預測的適于集成的隨機數發生器對現在的多數應用于信息安全的片上系統（SoC）來說是必須的。

隨機數發生器通常有兩種實現方式，偽隨機數和真隨機數發生器。偽隨機數是一般用同步的數字時序電路或者軟件方法來產生，只要給定一個種子，其產生的隨機數通常是長周期序列，理論上可以預測。偽隨機數發生器中最常用的是線性反饋移位寄存器(LFSR)，在電路上一般用寄存器和異或門實現。選擇一定的寄存器組合抽頭接到異或門，可以達到最長周期的序列，使得序列類似隨機。不過，因為偽隨機數基于固定的算法，只要給定了種子，其序列就是完全確定的。因此，理論上是可以預測的。

真隨機數發生器通常基于噪聲、混沌等不可預測的機理，需要采用全定制的模擬電路來實現。真隨機數發生器與偽隨機數相比，是不可預測的。不過，相比偽隨機數發生器，要設計一個穩定的、高速的真隨機數發生器較為困難。另外，在工藝、速率等要求重新調整時，就需要重新進行設計。

發明內容

為解決上述問題，本發明提供一種隨機性更強的數字隨機數發生器。

為達到上述目的，本發明采用的技術方案是：隨機數發生器，其特征在于：包括線性移位寄存器、控制模塊、環形振蕩器、分頻器；

所述的控制模塊與線性移位寄存器、環形振蕩器、分頻器連接，用于采集線性移位寄存器輸出的第一隨機序列出并傳遞給環形振蕩器；

所述環形振蕩器與分頻器連接，接收第一隨機序列并向分頻器輸出方波信號，翻轉分頻器的輸出值；

所述的控制模塊還用于采集分頻器的輸出值傳遞給線性移位寄存器；

所述的線性移位寄存器異或第一隨機序列與分頻器的輸出值，形成第二隨機序列輸出。

本發明的第一優選方案為，所述的控制模塊與線性移位寄存器的工作頻率相同。

本發明的第二優選方案為，環形振蕩器周期可調。

本發明的技術優勢在于：

1.?全部采用數字邏輯單元，電路實現容易，而且可以兼容不同的CMOS集成電路工藝節點，具有普遍的實用性。

2.?環振和LFSR均可使用對方的狀態互相調節，達到復雜化隨機數輸出的目的。

3.?與完全的數字算法生成隨機數算法相比，環振的周期、讀寫的時間等會因生產時工藝的微小變化、以及外部的操作而帶有不確定性，使得該方法更加不可預測。

下面結合附圖和具體實施方式對本發明做進一步說明。

附圖說明

圖1?為本實施例模塊示意圖。

具體實施方式

參考圖1，本設計的隨機數發生器結構。線性移位寄存器（LFSR）、控制模塊、環形振蕩器、分頻器，LFSR即用寄存器和異或門實現的偽隨機數發生器。控制模塊則是讀寄存器進行讀取和寫入的電路。環形振蕩器不停地產生方波信號，方波的周期可以由控制模塊的寄存器控制。方波驅動分頻器，不停地改變分頻器的值。

在輸出狀態，即read和write控制信號都為0時，環形振蕩器的輸出為方波信號，后接分頻器，則分頻器的值不斷變化并計數。而LFSR也在數字電路時鐘的作用下，不斷地移位，在out端產生序列輸出。LFSR的特征多項式使用本原多項式，產生最長周期序列。兩部分電路互相不影響。

在讀時刻，read為1時，從LFSR中抽取若干位作為環形振蕩器的控制信號。當這些信號的值變化時，環形振蕩器的振蕩經過不同的延時路徑，從而改變環形振蕩器的振蕩周期根據一定的優先級，使得對于每一組控制信號，只有一條延時路徑有效。read變為0時，則控制信號被保持。

在寫時刻，write為1時，從分頻器輸出，并與LFSR的狀態位進行異或，從而改變LFSR的狀態，write變為0時，LFSR中寄存器的數據與0異或，等效于沒有異或。

read和write間隔性地生效，均為與clk同步的高電平脈沖，可以通過電路其它部分定時產生或者根據特定算法產生。