[發明專利]倍壓電路以及包括其的射頻識別標簽芯片

有效

• 申請號: 201210060641.7
• 申請日: 2012-03-08
• 公開（公告）號: CN103312162A
• 公開（公告）日: 2013-09-18
• 發明（設計）人: 孔維新;于躍;王彬;楊作興
• 申請（專利權）人: 揚州稻源微電子有限公司
• 主分類號: H02M3/155
• 分類號: H02M3/155;G06K19/07
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于集成電路(IC)設計技術領域，涉及倍壓電路，尤其涉及傳輸通路中全部使用PMOS晶體管的倍壓電路、以及包括該倍壓電路的射頻識別(RFID)標簽芯片。

背景技術

在IC芯片設計中，經常需要應用大于IC本身提供的正常電源電壓(V_DD)的電壓源，因此，通常會在IC芯片中設置電荷泵電路模塊以提升電壓，其中倍壓電路就是常見的電荷泵電路之一。

圖1所示為現有技術的倍壓電路結構示意圖。如圖1所示，在該示例中，倍壓電路10包括四個傳輸MOS晶體管110、120、210、220以及兩個電容130、230。其中，MOS晶體管110和210為NMOS晶體管，MOS晶體管120和220為PMOS晶體管；NMOS晶體管110和PMOS晶體管120串聯地連接，以基本地組成第一傳輸通路；在NMOS晶體管110的源端/漏端與PMOS晶體管120的漏端/源端之間的B點處設置電容130，B點的電平可以控制NMOS晶體管210和PMOS晶體管220的導通或關閉；并且，在PMOS晶體管120導通時，電容130的電位可以輸出至輸出端Vout。同樣，NMOS晶體管210和PMOS晶體管220串聯地連接，以基本地組成第二傳輸通路；在NMOS晶體管210的源端/漏端與PMOS晶體管220的漏端/源端之間的A點處設置電容230，A點的電平可以控制NMOS晶體管110和PMOS晶體管120的導通或關斷；并且，在PMOS晶體管220導通時，電容230的電位可以輸出至輸出端Vout。

以下說明圖1所示倍壓電路的基本工作原理。

在偏置于電容230上的時鐘信號CLKA從低電平變為高電平時(假設高電平時等于正常電源電壓V_DD)，偏置于電容130上的時鐘信號CLKB同時地從高電平變為低電平；經過電容后，A點變為高電平，B點被拉低為低電平；

B點變為低電平時，NMOS晶體管210和PMOS晶體管220的柵端偏置低電平，NMOS晶體管210關斷，輸入電平Vin(例如其等于V_DD)被切斷，PMOS晶體管220導通，A點的電平信號(例如，2V_DD)可以被傳輸至輸出端Vout；同時，此時A點變為高電平，NMOS晶體管110和PMOS晶體管120的柵端偏置高電平，NMOS晶體管110導通，輸入電平Vin可以對電容130充電，PMOS晶體管120同時關斷，B點的電平信號不會被PMOS晶體管120傳輸輸出；

因此，在其后B點保持低電平、A點保持高電平的過程中，電容130連接的B點因為NMOS晶體管110導通而連接到輸入電平Vin，從而保持輸入電平(V_DD)。

相反地，在偏置于電容230上的時鐘信號CLKA從高電平變為低電平時，偏置于電容130上的時鐘信號CLKB同時地從低電平變為高電平；經過電容后，B點變為高電平(2V_DD)，A點被拉低為低電平；

B點變為高電平時，NMOS晶體管210和PMOS晶體管220的柵端偏置高電平，NMOS晶體管210導通，輸入電平Vin傳輸至A點并對電容230充電，PMOS晶體管220關斷，A點的電平信號不會被PMOS晶體管220傳輸輸出；同時，此時A點變為低電平，NMOS晶體管110和PMOS晶體管120的柵端偏置高電平，NMOS晶體管110關斷，PMOS晶體管120導通，B點的電平信號(例如，2V_DD)可以被傳輸至輸出端Vout。

因此，在其后A點保持低電平、B點保持高電平的過程中，同樣，由于NMOS晶體管210導通，A點和輸入電平Vin連接，從而保持為輸入電平(V_DD)。

如此往復循環，就可以使輸出端Vout基本等于2V_DD。

但是，NMOS晶體管110和210的閾值電壓Vth大于0，在正常電源電壓V_DD發生波動且處于較低的情況下，輸入端的正常電源電壓V_DD難以被有效傳輸，從而使A點和B點的電位難以被充電拉高提升V_DD，一般情況下低于V_DD，在下次充高的時候不能夠達到2V_DD，因此，使得輸出端Vout小于2V_DD，能量未得到充分利用，倍壓電路10的工作效率大大降低。