[發明專利]振蕩電路及搭載有振蕩電路的電子設備

無效

• 申請號: 201210059523.4
• 申請日: 2012-03-01
• 公開（公告）號: CN102655392A
• 公開（公告）日: 2012-09-05
• 發明（設計）人: 相馬弘之
• 申請（專利權）人: 精工電子有限公司
• 主分類號: H03B5/32
• 分類號: H03B5/32;H03H9/19
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 何欣亭;王忠忠

技術領域

本發明涉及包括放大電路的振蕩電路及搭載有振蕩電路的電子設備。

背景技術

在鐘表或便攜電話等便攜設備中，出于該設備的無充電的長時間動作或所搭載的電池的充電頻度降低化的要求，更加要求裝入有該設備所使用的石英(水晶)振動器(振動子)等壓電元件的振蕩電路的驅動功率的降低或振蕩電路的待機時(振蕩電路振蕩的狀態且無負載狀態時)的超低功耗化。

圖3是使用石英振動器的典型的振蕩電路，具有作為反相放大器的CMOS反相器IV01、連接于CMOS反相器IV01的輸入端子XCIN與輸出端子XCOUT之間的石英振動器X2、構成連接于CMOS反相器IV01的輸入端子XCIN與接地電位的電源端子Vss之間的負載電容Cg的電容元件及構成連接于CMOS反相器IV01的輸出端子XCOUT與接地電位的電源端子Vss之間的負載電容Cd的電容元件。

另外，CMOS反相器IV01由CMOS反相器和反饋電阻Rf構成，該CMOS反相器由串聯連接于供給電源電壓Vdd的第1電源端子與供給接地電位的第2電源端子之間的PMOS晶體管PM11和NMOS晶體管NM11構成。

在CMOS反相器IV01的PMOS晶體管PM11的源極與第1電源端子之間及CMOS反相器IV01的NMOS晶體管NM11與第2電源端子之間，連接有限制激振石英振動器X2的驅動電流的驅動電流調整用電阻元件r1及r2。

近年來要求搭載于便攜設備等的振蕩電路低功耗化，因此，需要使振蕩電路中的石英振動器的驅動電流下降，因此，考慮減小振蕩電路中的CMOS反相器的互導Gm。然而，如果減小Gm，則存在著使振蕩電路的振蕩余量下降的情況。

振蕩電路的振蕩余量M由下式(1)給出。

M＝|-Gm|/{(ω²Cg·Cd)*(1/R1(max))}＝RL/R1(max)...(1)

ω是振蕩頻率的角頻率，RL是負電阻，R1(max)是石英振動器的有效電阻R1的最大值，要求振蕩余量M為5以上的值。

由于石英振動器的有效電阻R1是根據石英振動器的小型化的要求而決定的值，因而不大能夠減小。因此，得知：為了即使減小Gm也維持振蕩電路的振蕩余量M，降低構成外置于CMOS反相器的負載電容的電容器的負載電容值Cg和/或Cd即可。因此，為了實現此，要求振蕩電路的石英振動器具有與針對所裝入的微計算機等的IC而要求的低功耗化的規格相稱的負載電容CL。即，針對作為一直以來使用的石英振動器的負載電容CL的12.5pF，申請人已提出負載電容CL的降低，即低CL化(3pF～5pF)(專利文獻1)。

然而，如果減小負載電容CL，則負載電容CL的電容容差和振蕩頻率的頻率偏差Δf的問題變得顯著。例如，負載電容CL變化作為通常的電容容差的范圍的ΔC(±5％)的情況的振蕩頻率的穩定性Δf(ppm)，在負載電容CL為12.5pF時，Δc為1.25pF，振蕩頻率的穩定性Δf成為7.3ppm，在負載電容CL為6pF時，Δc為0.6pF，振蕩頻率的穩定性Δf成為13.2ppm，在負載電容CL為3pF時，ΔC為0.3pF，振蕩頻率的穩定性Δf成為20.5ppm。

即，關于負載電容CL(3pF)，頻率偏差比現有的12.5pF的情況還大2.8倍，所以為了實現負載電容CL的低電容化(低CL化)，需要提高振蕩頻率相對于負載電容CL的電容容差的穩定性。

在圖4中示出圖3中的輸入輸出端子間XCIN及XOUT間的石英振動器側的等效電路。負載電容CL串聯連接至石英振動器X2，石英振動器表示為這樣的電路：電極間電容C0并聯連接至等效地表示由于壓電效應而產生的機械諧振的電感L1、電容C1、電阻R1的串聯諧振電路。另外，在輸入輸出端子間XCIN及XCOUT間，由于CMOS半導體襯底或信號布線等而存在著各種雜散電容，如果這些(合成)雜散電容為Cs，則如圖5所示，負載電容CL成為與和雜散電容Cs串聯連接的外部(外置)電容Cg及Cd的并聯連接。

因此，成為：

CL＝Cs+Cg*Cd/(Cg+Cd)...(2)。