[發(fā)明專利]用于增加微電子封裝中電觸點表面面積的結構有效
| 申請?zhí)枺?/td> | 201210057891.5 | 申請日: | 2012-03-07 |
| 公開(公告)號: | CN102646655A | 公開(公告)日: | 2012-08-22 |
| 發(fā)明(設計)人: | 羅珮聰;楊丹;史訓清 | 申請(專利權)人: | 香港應用科技研究院有限公司 |
| 主分類號: | H01L23/48 | 分類號: | H01L23/48;H01L27/146;H01L21/768 |
| 代理公司: | 北京安信方達知識產權代理有限公司 11262 | 代理人: | 張春媛;閻娬斌 |
| 地址: | 香港新*** | 國省代碼: | 中國香港;81 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 增加 微電子 封裝 觸點 表面 面積 結構 | ||
技術領域
本發(fā)明涉及用于增加微電子封裝中電觸點表面面積的結構,更具體地,涉及較大表面區(qū)域的觸點,其用于在電子元件之間進行可靠電連接。
背景技術
隨著器件尺寸變小以及隨著封裝復雜性增加,例如包括多層垂直堆疊的半導體芯片的封裝的半導體封裝變得日益困難。尤其是,器件之間的電連接以及對外部電源的電連接變得更富挑戰(zhàn)。
用于形成電觸點的傳統(tǒng)工藝典型地包括昂貴的光刻和刻蝕來使薄的接合焊盤暴露。在美國專利No.7,808,064中描述了這種技術。但是,刻蝕有時會使接合焊盤變薄,或者要不然會損壞接合焊盤,導致一個難以接受的高的器件報廢率。
在其他已知工藝中,使用激光鉆孔來形成貫通薄接合焊盤的空隙。這在US?2010/0230795中示出。但是,隨后的金屬化導致在金屬化部分和接合焊盤之間具有極小區(qū)域的觸點;僅僅環(huán)形圈的金屬化部分接觸薄接合焊盤的環(huán)形圈。這種小區(qū)域的觸點能夠導致器件失效,尤其是在金屬化部分沒有與接合焊盤的環(huán)形圈良好接觸的情況下。
因此,在該領域中需要一種在多層微電子器件封裝中可靠且容易制備的改進的電觸點。
發(fā)明內容
在一個方面,本發(fā)明涉及一種包括一個或更多個垂直電觸點的多層微電子器件封裝。至少一個半導體材料層被設置有在其中制備的一個或更多個電器件。電接觸焊盤可以形成在半導體材料層上或半導體材料層中。
另一材料層鄰近半導體材料層布置。該材料層包括包埋在該層中或者接合至該層的導電材料柱。
金屬化通孔貫通半導體材料層的至少一部分以及貫通電接觸焊盤并進入鄰近層的導電材料柱。通孔被構造,使得通孔的尖端終止于導電材料柱中。通過這種方式,即可使整個通孔尖端被導電材料包圍,從而增加通孔的電觸點表面面積。
金屬化層被設置在金屬化通孔中,由此,通過位于導電材料柱中的金屬化通孔尖端,使得金屬化層既接觸電接觸焊盤,也接觸導電材料柱。
附圖說明
圖1示出了根據本發(fā)明的一個方面的用于形成電觸點和隨之產生的器件的工藝。
圖2示出了根據本發(fā)明的另一方面的用于形成電觸點和隨之產生的器件的工藝。
圖3示出了根據本發(fā)明的另一方面的用于形成電觸點和隨之產生的器件的工藝。
圖4示出了根據本發(fā)明的另一方面的用于形成電觸點和隨之產生的器件的工藝。
圖5示出了根據本發(fā)明的另一方面的用于形成電觸點和隨之產生的器件的工藝。
圖6示出了根據本發(fā)明的另一方面的用于形成電觸點和隨之產生的器件的工藝。
圖7示出了根據本發(fā)明的另一方面的用于形成電觸點和隨之產生的器件的工藝。
圖8示出了根據本發(fā)明的另一方面的用于形成電觸點和隨之產生的器件的工藝。
圖9示出了根據本發(fā)明的另一方面的用于形成電觸點和隨之產生的器件的工藝。
圖10示出了根據本發(fā)明的另一方面的用于形成電觸點和隨之產生的器件的工藝。
圖11是圖10d的放大視圖。
具體實施方式
本發(fā)明提供了一種用于多層半導體器件封裝的節(jié)約成本且可靠的電連接。在本發(fā)明中,金屬化通孔使電觸點既與接合焊盤電接觸,也與接合焊盤下方的較厚的導電材料柱電接觸。在金屬化之前,形成的通孔終止于較厚的導電材料柱內,以確保金屬化電觸點分布于較大區(qū)域。在下面針對不同器件和不同多層結構的圖1-10中示出了本發(fā)明的各個實施例;但是,所有的實施例共享以上這些共有的特征。
如本文所用,在廣義概念上使用術語“通孔”,以表示一層或多層電材料層中的任何開口,典型地包括通過絕緣材料層的路徑,該開口允許在不同層之間的導電連接。用于描述本發(fā)明的術語“通孔”包含了各種其他相似的術語,例如溝槽或通道。
注意,在下面的實施例中,導電材料柱形成在玻璃晶片上或玻璃晶片中;這是因為很多實施例涉及封裝基于CMOS的圖像傳感器,在基于CMOS的圖像傳感器中,使用透明材料作為覆蓋層以允許成像。但是,當形成其他器件時,例如多層半導體集成電路,就不需要在玻璃層中或者在透明材料層中形成導電材料柱。也就是說,可以在任何鄰近材料層中形成導電材料柱,以有利于與接合焊盤進行電連接。
在本文中所使用的術語“導電材料柱”涉及由導電材料組成的厚的插頭,該插頭具有大約5μm至200μm的厚度,該厚度比傳統(tǒng)的接合焊盤的厚度大很多,傳統(tǒng)的接合焊盤的厚度趨于大約0.5μm至5μm。導電材料可以選自金屬/金屬合金(例如金、銅、鋁及其合金)、導電金屬復合物(例如氮化鈦、金屬硅化物)或者透明導體(例如氧化銦錫)。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于香港應用科技研究院有限公司,未經香港應用科技研究院有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210057891.5/2.html,轉載請聲明來源鉆瓜專利網。





