[發明專利]自適應預失真方法、裝置及跳頻信號發射機

有效

• 申請號: 201210057705.8
• 申請日: 2012-03-06
• 公開（公告）號: CN102624423A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: 劉志;劉暢遠;楊俊;劉建富;鄒敏
• 申請（專利權）人: 京信通信系統（中國）有限公司
• 主分類號: H04B1/7136
• 分類號: H04B1/7136;H04L25/49
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 黃曉慶;王茹

技術領域

本發明涉及通信技術領域，特別涉及一種自適應預失真方法、一種自適應預失真裝置以及一種跳頻信號發射機。

背景技術

移動通信蜂窩系統的容量受到一定的頻率、帶寬的限制，以GSM(Global?System?of?Mobile?communication，全球移動通訊系統)制式信號為例，頻率必須進行復用才能夠滿足一定區域的容量需求，然而，頻率復用尤其是緊密的頻率復用方式必然會面臨如何降低同頻干擾的問題：頻率復用越緊密，容量越能得到提升，但與之同時也會帶來同頻干擾的上升。目前，跳頻做為一種克服干擾、獲得跳頻增益的有效途徑，得到廣泛的應用。

常用的跳頻方式包括有兩種：一種是基帶跳頻，每個發信機只能對應一個頻點；另一種是射頻跳頻，每個發信機能夠發送所有參與跳頻的頻點，而且頻點數越多，性能越好。射頻跳頻的相關功能可以在RRU((Radio?Remote?Unit，射頻拉遠單元)端完成，每個載波通道通過兩個NCO(numerical?controlled?oscillator，數控振蕩器)實現乒乓切換的方式來完成，這種方式對資源的開銷也相對較大。

在DPD(Digital?Prestirotion，數字預失真)應用技術中，GSM多載波跳頻的應用是一個挑戰，DPD技術是基于采樣數據的后處理模型跟蹤，系數更新時間是秒級，而GSM跳頻時間是毫秒級，因此DPD更新速度不足，可能會導致DPD模型系數與當前的信號頻點不匹配的情況，導致DPD對消性能不理想。

發明內容

針對上述現有技術中存在的問題，本發明的目的在于提供一種自適應預失真方法、一種自適應預失真裝置以及一種跳頻信號發射機，其可以解決DPD計算時間長與跳頻時間快的矛盾，可以自適應對DPD系數進行切換，保障DPD的對消性能。

為達到上述目的，本發明采用以下技術方案：

一種自適應預失真方法，包括步驟：

接收同步幀號，根據同步幀號產生幀信號；

根據所述幀信號、用戶跳頻序列、信號分配類指令、幀類別計算得到射頻信道號ARFCN和DPD系數，并將所述射頻信道號ARFCN寫入LUT系數循環鏈表；

根據延時處理后的數字上變頻后的信號的前向功率、預失真處理后的信號的反饋功率進行比較計算，根據比較計算結果對DPD系數進行誤差處理后寫入LUT系數循環鏈表；

從LUT系數循環鏈表中讀取出DPD系數來對數字上變頻后的信號進行預失真處理。

一種自適應預失真裝置，包括：跳頻信號處理器、延時器、誤差處理器以及預失真器，所述跳頻信號處理器的輸入端接收同步幀號，根據所述同步幀號產生幀信號，并根據所述幀信號、用戶跳頻序列、信號分配類指令以及幀類別計算得到射頻信道號ARFCN和DPD系數，所述射頻信道號ARFCN通過所述跳頻信號處理器或者經由所述誤差處理器寫入LUT系數循環鏈表，所述誤差處理器對延時器延時處理后的數字上變頻后的信號的前向功率、預失真處理后的信號的反饋功率進行比較計算，根據比較計算結果對DPD系數進行誤差處理后寫入LUT系數循環鏈表，預失真器從所述LUT系數循環鏈表中讀取出DPD系數來對數字上變頻后的信號進行預失真處理。

一種跳頻信號發射機，包括如上所述的自適應預失真裝置。

根據上述本發明的方案，是針對跳頻信號在RRU端增加跳頻信號的處理，根據幀信號、用戶跳頻序列、信號分配類指令、幀類別計算得到射頻信道號ARFCN和DPD系數，并將所述射頻信道號ARFCN寫入LUT系數循環鏈表，下行通道上的數字上變頻后的信號經延時處理后，根據延時處理后的信號的前向功率以及預失真處理后的反饋信號的功率進行比較計算，并根據比較計算結果對DPD系數進行誤差處理后寫入LUT系數循環鏈表，然后通過對該LUT系數循環鏈表存儲器進行滑動控制，來從該LUT系數循環鏈表存儲器中讀取出DPD系數來對數字上變頻后的信號進行預失真處理，從而解決了DPD計算時間長與跳頻時間快的矛盾，可以自適應對DPD系數進行切換，保障DPD的對消性能。

附圖說明

圖1是本發明的自適應預失真方法實施例的流程示意圖；

圖2是本發明的跳頻信號發射機的自適應預失真裝置實施例的結構示意圖；

圖3是圖2中所示的自適應預失真處理器的結構示意圖；

圖4是圖2中所示的跳頻信號處理器的一個具體示例的結構示意圖；

圖5是圖2中所示的跳頻信號處理器的另一具體示例的結構示意圖；