[發明專利]用于高-k金屬柵極器件的自對準絕緣膜

有效

• 申請號: 201210057487.8
• 申請日: 2012-03-06
• 公開（公告）號: CN102983105A
• 公開（公告）日: 2013-03-20
• 發明（設計）人: 黃仁安;張啟新;楊仁盛;林大為;羅仕豪;葉志揚;林慧雯;高榮輝;涂元添;林煥哲;彭治棠;鄭培仁;楊寶如;莊學理
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/28;H01L29/49
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;房嶺梅

1.一種制造集成電路的方法，所述方法包括：

提供半導體襯底；

在所述襯底的上方形成柵極電介質；

在所述半導體襯底和所述柵極電介質的上方形成金屬柵極結構；

在所述金屬柵極結構上形成薄電介質膜，所述薄電介質膜包含與所述金屬柵極的金屬相結合的氮氧化物；以及

提供層間電介質(ILD)，位于所述金屬柵極結構的各個側面上。

2.根據權利要求1所述的方法，其中，所述柵極電介質是高-k電介質。

3.根據權利要求1所述的方法，其中，所述金屬柵極結構包括多個包含銅和鈦的金屬層。

4.根據權利要求3所述的方法，其中，所述薄電介質膜與銅相結合形成了氮氧化銅并且與鈦相結合形成了氮氧化鈦。

5.根據權利要求1所述的方法，其中，形成所述薄電介質膜包括：使用氧等離子體。

6.根據權利要求5所述的方法，其中，形成所述薄電介質膜進一步包括：使用氨等離子體。

7.根據權利要求5所述的方法，其中，形成所述薄電介質膜進一步包括：使用氮等離子體。

8.根據權利要求1所述的方法，其中，所述薄電介質層的厚度小于大約10nm。

9.一種集成電路，包括：

半導體襯底；

柵極電介質，位于所述襯底上方；

金屬柵極結構，位于所述半導體襯底和所述柵極電介質上方；

電介質膜，位于所述金屬柵極結構上，所述電介質膜包含與所述金屬柵極的金屬相結合的氮氧化物；以及

層間電介質(ILD)，位于所述金屬柵極結構的各個側面上。

10.一種制造集成電路的方法，包括：

提供帶有高-k電介質的襯底；

在所述高-k電介質上方提供多晶硅柵極結構；

在所述多晶硅柵極結構的頂面上形成硬掩模，并且在所述多晶硅柵極結構的側面上形成側壁結構；

在形成所述硬掩模之后，對鄰近所述多晶硅柵極結構的所述襯底實施摻雜工藝；

在所述摻雜工藝之后，去除所述硬掩模和所述多晶硅柵極結構，但是保留所述側壁結構的至少一部分，以形成溝槽；

使用至少一種金屬材料填充所述溝槽，以形成金屬柵極；以及

在所述金屬柵極的頂面上形成薄電介質層，并且將所述薄電介質層與所述金屬柵極的頂面自對準，所述薄電介質層包含所述金屬材料。