[發明專利]反相器電路和顯示單元

有效

• 申請號: 201210054751.2
• 申請日: 2012-03-05
• 公開（公告）號: CN102654978A
• 公開（公告）日: 2012-09-05
• 發明（設計）人: 山本哲郎;內野勝秀
• 申請（專利權）人: 索尼公司
• 主分類號: G09G3/32
• 分類號: G09G3/32
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 郭定輝

技術領域

本公開涉及適于顯示單元的反相器電路，和提供有該反相器電路的顯示單元。

背景技術

反相器電路可以由在單個芯片上組合的N溝道MOS晶體管和P溝道MOS晶體管形成，或者可以僅由單個溝道MOS晶體管形成。后者相對前者的優點在于就生產率和成品率而言，減少了處理步驟的數目。

圖32圖示根據比較示例僅由N溝道MOS晶體管構造的反相器電路10。僅供參考，在日本未審查專利申請公開No.2009-188749中描述了類似于圖32中圖示的反相器電路的電路。圖32中圖示的反相器電路10具有其中串聯連接兩個N溝道MOS晶體管T10和T20的配置。反相器電路10插入在施加電壓Vss的負電壓線L10和施加電壓Vdd的正電壓線L20之間。晶體管T10具有連接到負電壓線L10的源極、連接到晶體管T20的源極的漏極和連接到輸入端IN的柵極。晶體管T20具有其中柵極和漏極彼此連接的二極管連接。更具體地，晶體管T20具有連接到晶體管T10的漏極的源極以及連接到正電壓線L20的柵極和漏極。另外，晶體管T10和晶體管T20之間的連接點C連接到輸出端OUT。

發明內容

本發明的發明人發現，在反相器電路10中，當輸入端IN的電壓Vin具有電壓Vss時，輸出端OUT的電壓Vout可能不具有電壓Vdd而是可能具有由Vdd-Vth定義的電壓，例如，如圖33所示。換句話說，輸出端OUT的電壓Vout包含晶體管T20的閾值電壓Vth。因此，輸出端OUT的電壓Vout可能由晶體管T20的閾值電壓Vth的變化強烈地影響。

期望提供一種能夠抑制功耗的反相器電路，和提供有該反相器電路的顯示單元。

(1)一種根據本技術的實施例的反相器電路，包括：第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管；輸入端和輸出端；和電容器。第一晶體管響應于輸入端和第一電壓線之間的電位差或其等效物，進行和斷開輸出端和第一電壓線之間的電連接，第二晶體管響應于第四晶體管的源極或者漏極和輸出端之間的電位差或其等效物，進行和斷開第二電壓線和輸出端之間的電連接，第三晶體管響應于輸入端和第三電壓線之間的電位差或其等效物，進行和斷開第二晶體管的柵極和第三電壓線之間的電連接，第四晶體管響應于輸入到第四晶體管的柵極的第一控制信號，進行和斷開等效于第五晶體管的源極或者漏極的第一端子和第二晶體管的柵極之間的電連接，第五晶體管響應于輸入到第五晶體管的柵極的第二控制信號，進行和斷開第四電壓線和第一端子之間的電連接，且電容器插入在第二晶體管的柵極與第二晶體管的源極和漏極中位于輸出端一側上的一個之間。

(1)一種根據本技術的實施例的顯示單元，包括：顯示部分，包括以行排列的多個掃描線，以列排列的多個信號線和以矩陣排列的多個像素；和驅動部分，具有為每一掃描線提供的一個或多個反相器電路，該驅動部分驅動每一像素。該一個或多個反相器電路包括第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管、第一輸入端和輸出端以及電容器，其中，該第一晶體管響應于第一輸入端和第一電壓線之間的電位差或其等效物，進行和斷開輸出端和第一電壓線之間的電連接，該第二晶體管響應于第四晶體管的源極或者漏極和輸出端之間的電位差或其等效物，進行和斷開第二電壓線和輸出端之間的電連接，該第三晶體管響應于第一輸入端和第三電壓線之間的電位差或其等效物，進行和斷開第二晶體管的柵極和第三電壓線之間的電連接，該第四晶體管響應于輸入到第四晶體管的柵極的第一控制信號，進行和斷開等效于第五晶體管的源極或者漏極的第一端子和第二晶體管的柵極之間的電連接，該第五晶體管響應于輸入到第五晶體管的柵極的第二控制信號，進行和斷開第四電壓線和第一端子之間的電連接，且該電容器插入在第二晶體管的柵極和第二晶體管的源極和漏極中位于輸出端一側上的一個之間。