[發(fā)明專利]電子線路

無效

• 申請?zhí)枺?/td>: 201210053972.8
• 申請日: 2012-03-02
• 公開（公告）號: CN103294089A
• 公開（公告）日: 2013-09-11
• 發(fā)明（設(shè)計）人: 洪誠
• 申請（專利權(quán)）人: 株式會社理光
• 主分類號: G05F1/46
• 分類號: G05F1/46
• 代理公司: 上海市華誠律師事務(wù)所 31210
• 代理人: 肖華

技術(shù)領(lǐng)域

本發(fā)明涉及一種電子線路，更具體地涉及一種可以限制其輸出電壓幅值范圍的電子線路。

背景技術(shù)

輸出電壓信號隨著輸入電壓信號的變化而變化的電子線路有著廣泛地應(yīng)用。在現(xiàn)有技術(shù)中，這樣的電路有多種結(jié)構(gòu)，以下僅以其中一種結(jié)構(gòu)為例來說明。

圖1是現(xiàn)有技術(shù)的電子線路的結(jié)構(gòu)框圖。圖2是現(xiàn)有技術(shù)的電子線路的電路圖例。其中，Vdd表示電子線路1的部分電子器件的供電電源，Vout1表示電子線路1的輸出端OUT1輸出的電壓信號。以下，結(jié)合圖1和圖2說明該電子線路1輸出電壓信號Vout1的工作原理：

如圖1所示，主體電路的第一部分11具有連接供電電源Vdd的電源端、輸入電子線路1的輸入電壓信號Vin1的輸入端P11和輸出端P12，主體電路的第二部分12的一端接地GND，另一端P13與主體電路的第一部分的輸出端P12電氣連接，且同時與電子線路1的輸出端電氣連接。

如圖2所示，主體電路的第一部分11包含一個NMOS管T1，T1的柵極作為電子線路1的輸入端P11，T1的漏極連接供電電源Vdd，T1的源極作為電子線路1的輸出端P12。主體電路的第二部分12包含一個恒流源Isource1，其一端接地GND，其另一端P3電氣連接T1的源極。這樣一來，NMOS管T1和恒流源Isource1構(gòu)成一個源跟隨結(jié)構(gòu)，T1的源極電壓跟隨T1的柵極電壓的變化和恒流源Isource1的電流的變化而變化，即主體電路的第一部分11的輸出端P12輸出的電壓會跟隨電子線路1的輸入電壓信號Vin1的變化而變化，由于電子線路1的輸出端與主體電路的第一部分的輸出端P12電氣連接，所以電子線路1的輸出電壓信號Vout1跟隨其輸入電壓信號Vin1的變化而變化。

但是，作為一個電子線路的輸出電壓信號的幅值，通常會被限制在一定范圍，即輸出電壓信號存在上限值和下限值。現(xiàn)有技術(shù)中的電子線路1的輸出電壓信號Vout1跟隨其輸入電壓信號Vin1的變化與恒流源Isource1的變化而變化，當(dāng)Vin1出現(xiàn)過大或者過小的情況下，Vout1就會跟著過大或者過小，無法得到有效地限制，從而當(dāng)Vout1作為下一級電子線路的輸入等情況時，會影響下一級電子線路的正常工作。

發(fā)明內(nèi)容

為了克服現(xiàn)有技術(shù)中存在的上述問題而提出本發(fā)明，本發(fā)明的目的是提供一種可以限制其輸出電壓幅值范圍的電子線路。

本發(fā)明一方面的電子線路包含：包含輸入端、輸出端和供電端的主體電路的第一部分，所述主體電路的第一部分的供電端連接提供主體電路的第一部分運行的供電電源，所述主體電路的第一部分的輸入端接受輸入給所述電子線路的輸入電壓信號；包含兩端的主體電路的第二部分，其一端接地；包含三端的調(diào)整電路，其一端為控制端，其另兩端分別電氣連接所述主體電路的第一部分的輸出端和所述主體電路的第二部分的另一端；運算放大器，其一輸入端接入基準(zhǔn)電平，其輸出端電氣連接所述調(diào)整電路的控制端；其中，當(dāng)基準(zhǔn)電平設(shè)定為上限電平時，所述運算放大器的所述另一輸入端電氣連接所述主體電路的第二部分的另一端并作為所述電子線路的輸出端，在所述電子線路的輸入電壓信號大于所述上限電平期間，所述電子線路的輸出端輸出所述上限電平，在所述電子線路的輸入電壓信號小于所述上限電平期間，所述電子線路的輸出端輸出的電壓信號隨所述電子線路輸入電壓信號的變化而變化，當(dāng)基準(zhǔn)電平設(shè)定為小于所述上限電平的下限電平時，所述運算放大器的所述另一輸入端電氣連接所述主體電路的第一部分的輸出端并作為所述電子線路的輸出端，在所述電子線路的輸入電壓信號小于所述下限電平期間，所述電子線路的輸出端輸出所述下限電平，在所述電子線路的輸入電壓信號大于所述下限電平期間，所述電子線路的輸出端輸出的電壓信號隨所述電子線路輸入電壓信號的變化而變化。

進一步，所述主體電路的第一部分為NMOS管，其柵極為所述主體電路的第一部分的輸入端，其漏極為所述主體電路的第一部分的供電端，其源極為所述主體電路的第一部分的輸出端。所述主體電路的第二部分為恒流源。

進一步，當(dāng)所述基準(zhǔn)電平設(shè)定為所述上限電平時，所述調(diào)整電路為NMOS管，其柵極為所述控制端，其漏極電氣連接所述主體電路的第一部分的輸出端，其源極輸出所述電子線路的輸出電壓信號。

進一步，當(dāng)所述基準(zhǔn)電平設(shè)定為所述上限電平時，所述調(diào)整電路為NPN三極型晶體管，其基極為所述控制端，其集電極電氣連接所述主體電路的第一部分的輸出端，其發(fā)射極輸出所述電子線路的輸出電壓信號。