[發明專利]放大器電路和方法

無效

• 申請號: 201210052707.8
• 申請日: 2012-03-02
• 公開（公告）號: CN102684619A
• 公開（公告）日: 2012-09-19
• 發明（設計）人: 蘇尼爾·卡桑尼伊爾
• 申請（專利權）人: NXP股份有限公司
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王波波

技術領域

本發明主要涉及放大器電路，并且具體地涉及高速接收器電路。具體地，本發明涉及高速低壓差分信號接收器電路，具有寬的共模范圍并適合雙電源電壓集成電路。

背景技術

差分信號傳送作為數據傳輸方法已經用了多年。差分驅動器和接收器用在多種輸入/輸出(I/O)應用中，如用在通信電路、視頻電路和要求高數據傳輸速率的其它集成電路。差分驅動器和接收器例如用在用于電路之間的片上通信、芯片到板、片外通信等的集成電路(IC)。

差分接收器轉換并將差分輸入信號放大成差分輸出信號或單端輸出信號，其隨后被提供至半導體芯。這些接收器提供高的數據傳輸速度、低的噪聲耦合和低的EMI(電磁干擾)。

在常規I/O設計中，大量高速數據采用高的并行度來實現。這些并行I/O結構在IC和電路板上占據越來越多的空間。這使得電路設計復雜，因為在芯片上存在很少的可用空間，并且由于管芯尺寸增加而增加了這種IC的成本。

低壓差分信號(LVDS)接口降低了電壓擺動，并且可以在功耗降低的情況下以非常高的速度運行。依靠高速運行能力，可以將大數據量作為串行數據進行傳輸，從而降低了并行度并因此減小了IC尺寸和復雜性。

高速差分接收器電路要求大的共模范圍來適應共模噪聲和從傳輸IC到接收IC的地電位漂移。接收器的共模范圍取決于應用。例如，對于發送器和接收器放置在不同PCB上時的電纜接口技術，推薦的是具有容許干線間共模電壓電平的能力，以適應兩個板之間的大的地電位漂移。在多種應用中，其中傳輸和接收電路位于同一個板上，干線間共模范圍不是必要的，但仍然要求寬的共模范圍，以適應任何地電位漂移和共模噪聲。

在用于LVDS標準的IEEE?Std?1596.3-1996中詳細說明了這種用于減小范圍鏈接的技術要求。這限定了從825mV到1575mV的電壓范圍。存在被定義為如HDMI、DisplayPort、HSTL、SSTL等多種其它差分信號傳送標準。基于所需的共模范圍，可以將類似的接收器設計用于任何差分信號傳送標準。如果所支持的共模范圍高，則接收器架構可以用來支持多種標準，這可以節省設計工作并增加可重用性。

為了支持寬的共模范圍，并且為了增強與現有發送器IC的兼容性，接收器的電源電壓需要保持為高(例如2.5V或3.3V)而滿足高速、高密度和較低管芯尺寸的成本效率，在低電源電壓(例如，對于65nm技術，核心電壓保持為約1.0V)下實現核心電路。這種雙電壓IC形成了可以以非常高的速度運行并支持寬的共模輸入范圍的接收器電路的要求，以及在失真最小的情況下以核心電壓給出輸出信號。

圖1示出了在US6930530中描述的現有接收器電路。該接收器電路用于雙電源電壓IC。

該電路具有以I/O電源電壓vddio(簡稱為″I/O電壓V_DD″)工作的差分放大器形式的第一級10。

放大器包括具有PMOS輸入晶體管的兩條支路，PMOS輸入晶體管從電流源IS2灌入(sink)電流。差分放大器10的電流源IS2由偏壓電路12采用較低的核心電源電壓vddc控制。

以第一級放大器的輸出共模電壓為vddc/2的方式控制電流。第一級的輸出被進一步放大(通過AMP2)，以獲得從0V到vddc的目標輸出擺動。

該接收器電路具有兩個主要缺點。該接收器電路的輸入共模電壓受限并且同樣接收器電路不能支持接近較高電源電壓vddio的共模范圍。

共模電壓的最高值由實現電流源IS2的PMOS晶體管限制。

可以表明，最高共模電壓由下述等式給出：

V_CM(max)＝vddio-(Vtp(MP1)+V_OD(IS2)+V_OD(MP1))????(1)

這是從下述三個等式獲得的：

VCR1＝vddio-Vtp(IS2)-V_OD(IS2)，其限定了電流源灌入所需電流的條件；

V_N1(max)＝VCR1+Vtp(IS2)，其限定了實現IS2的晶體管的飽和度；以及

V_CM(max)＝V_N1-Vtp(MP1)-V_OD(MP1)，其限定了晶體管MP1處于飽和的條件。