[發(fā)明專利]用于在處理晶片中形成隔離裝置的系統(tǒng)及方法

無效

• 申請?zhí)枺?/td>: 201210050825.5
• 申請日: 2012-02-29
• 公開（公告）號: CN102779778A
• 公開（公告）日: 2012-11-14
• 發(fā)明（設(shè)計(jì)）人: I-S·孫;R·C·杰羅姆;F·希伯特
• 申請（專利權(quán)）人: 英特賽爾美國股份有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L27/02
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 邢德杰

1.一種用于在處理晶片中形成電氣裝置的方法，所述方法包括：

在處理晶片中形成半導(dǎo)體裝置；

在所述處理晶片及所述半導(dǎo)體裝置上形成隔離層；

將電路晶片結(jié)合至所述隔離層；

形成通過所述電路晶片及所述隔離層的至少一個(gè)溝道以暴露所述處理晶片的部分；及

在所述至少一個(gè)溝道中沉積導(dǎo)電材料，所述導(dǎo)電材料通過所述電路晶片提供對所述電氣裝置的電氣連接。

2.根據(jù)權(quán)利要求1的方法，其中在所述處理晶片中形成所述電氣裝置包括在所述處理晶片中形成摻雜區(qū)。

3.根據(jù)權(quán)利要求2的方法，在所述處理晶片中形成阱，其中所述阱與所述處理晶片極性不同且所述摻雜區(qū)形成于所述阱中。

4.根據(jù)權(quán)利要求2的方法，其中形成所述摻雜區(qū)包括：

對所述處理晶片的頂表面涂布光阻，所述光阻暴露所述處理晶片的選擇性位置；

在所述暴露選擇性位置中形成所述摻雜區(qū)；

移除所述光阻。

5.根據(jù)權(quán)利要求2的方法，其中所述摻雜區(qū)具有與所述處理晶片的極性相反的極性。

6.根據(jù)權(quán)利要求2的方法，其還包括在所述摻雜區(qū)中形成高度摻雜區(qū)，其中所述高度摻雜區(qū)是經(jīng)由通過所述活性硅基板中的所述至少一個(gè)溝道來摻雜所述摻雜區(qū)而形成。

7.根據(jù)權(quán)利要求6的方法，其中所述高度摻雜區(qū)具有與所述摻雜區(qū)相同的極性。

8.根據(jù)權(quán)利要求1的方法，其中所述電氣裝置為下列至少一種：

二極管；

電阻器；

場效應(yīng)晶體管；

雙極晶體管；及

電容器。

9.根據(jù)權(quán)利要求1的方法，其還包括在所述處理晶片中形成高度摻雜區(qū)，其中所述高度摻雜區(qū)是經(jīng)由通過所述活性硅基板中的所述至少一個(gè)溝道來摻雜所述處理晶片而形成。

10.根據(jù)權(quán)利要求1的方法，其中所述導(dǎo)電材料為下列至少一種：

金屬；及

多晶填充物。

11.根據(jù)權(quán)利要求1的方法，其還包括在所述導(dǎo)電材料上沉積金屬化層。

12.根據(jù)權(quán)利要求1的方法，其還包括將所述電氣連接連接至集成電路。

13.根據(jù)權(quán)利要求12的方法，其中將所述電氣連接連接至集成電路包括：

形成通過所述電路晶片、所述隔離層及所述處理晶片的通孔；

在將所述通孔電連接至所述電氣連接的所述電路晶片上沉積金屬化層。

14.根據(jù)權(quán)利要求12的方法，其中將所述電氣連接連接至集成電路包括：

在所述電路晶片的頂部上堆疊第二集成電路使得所述電氣連接耦合至所述集成電路。

15.根據(jù)權(quán)利要求1的方法，其還包括當(dāng)將所述電路晶片結(jié)合至所述隔離層時(shí)，在所述電路晶片中形成電氣裝置。

16.根據(jù)權(quán)利要求1的方法，其中所述電路晶片包含下列至少一種：

層間介電層；

有源層；

溝道隔離物；及

局部氧化硅層。

17.一種實(shí)施在處理晶片中形成的裝置的電路，所述電路包括：

處理晶片的部分；

至少一個(gè)摻雜區(qū)，其形成于所述處理晶片的所述部分中；

電路晶片的部分，其接合至所述處理晶片的所述部分；

隔離層的部分，其使所述處理晶片與所述電路晶片電隔離；及

至少一個(gè)通孔，所述至少一個(gè)通孔將所述至少一個(gè)摻雜區(qū)電連接至形成于所述電路晶片的所述部分上的金屬化層。

18.根據(jù)權(quán)利要求17的電路，其中所述處理晶片包括基板層及磊晶層。

19.根據(jù)權(quán)利要求18的電路，其中所述至少一個(gè)摻雜區(qū)形成于所述磊晶層的頂表面上。

20.根據(jù)權(quán)利要求19的電路，其中在所述磊晶層的所述頂表面上形成阱，所述阱具有與所述磊晶層的極性相反的極性且所述至少一個(gè)摻雜區(qū)形成于所述阱中。

21.根據(jù)權(quán)利要求17的電路，其中所述至少一個(gè)摻雜區(qū)中的摻雜區(qū)大體上與所述處理晶片的所述頂表面相同大小。