[發(fā)明專(zhuān)利]低壓差分信號(hào)發(fā)送器

有效

• 申請(qǐng)?zhí)枺?/td>: 201210050136.4
• 申請(qǐng)日: 2012-02-29
• 公開(kāi)（公告）號(hào): CN102624656A
• 公開(kāi)（公告）日: 2012-08-01
• 發(fā)明（設(shè)計(jì)）人: 楊奕
• 申請(qǐng)（專(zhuān)利權(quán)）人: 華為技術(shù)有限公司
• 主分類(lèi)號(hào): H04L25/02
• 分類(lèi)號(hào): H04L25/02;H03K19/0185
• 代理公司: 北京中博世達(dá)專(zhuān)利商標(biāo)代理有限公司 11274
• 代理人: 申健

1.一種低壓差分信號(hào)LVDS發(fā)送器，包括工作電源和發(fā)送器主體部分，所述發(fā)送器主體部分包括第一P型金屬氧化物半導(dǎo)體PMOS管、第二PMOS管、柵極加載有第二信號(hào)的第一N型金屬氧化物半導(dǎo)體NMOS管以及柵極加載有第一信號(hào)的第二NMOS管，所述第一PMOS管的漏極連接外部負(fù)載電阻的一端，所述第二PMOS管的漏極連接所述外部負(fù)載電阻的另一端，其特征在于，所述第一PMOS管的源極與第二PMOS管的源極均接入所述工作電源，所述LVDS發(fā)送器還包括第一選擇輸入模塊和第二選擇輸入模塊；

所述第一選擇輸入模塊加載有第一信號(hào)、第二信號(hào)、第一偏置電壓及第二偏置電壓，并連接所述第二PMOS管的柵極，用于根據(jù)所述第一信號(hào)及第二信號(hào)向所述第二PMOS管的柵極選擇輸入所述第一偏置電壓或者第二偏置電壓；

所述第二選擇輸入模塊加載有第一信號(hào)、第二信號(hào)、第一偏置電壓及第二偏置電壓，并連接所述第一PMOS管的柵極，用于根據(jù)所述第一信號(hào)及第二信號(hào)向所述第一PMOS管的柵極選擇輸入所述第一偏置電壓或者第二偏置電壓；

所述第一信號(hào)與所述第二信號(hào)為一對(duì)差模信號(hào)；

在所述第一信號(hào)為低電平，所述第二信號(hào)為高電平時(shí)，所述第一NMOS管導(dǎo)通，所述第二NMOS管關(guān)斷，所述第一選擇輸入模塊向所述第二PMOS管的柵極選擇輸入所述第一偏置電壓，所述第二選擇輸入模塊向所述第一PMOS管的柵極選擇輸入所述第二偏置電壓，使得所述第二PMOS管導(dǎo)通，工作電流通過(guò)所述第二PMOS管流向所述外部負(fù)載電阻；

在所述第一信號(hào)為高電平，所述第二信號(hào)為低電平時(shí)，所述第一NMOS管關(guān)斷，所述第二NMOS管導(dǎo)通，所述第一選擇輸入模塊向所述第二PMOS管的柵極選擇輸入所述第二偏置電壓，所述第二選擇輸入模塊向所述第一PMOS管的柵極選擇輸入所述第一偏置電壓，使得所述第一PMOS管導(dǎo)通，工作電流通過(guò)所述第一PMOS管流向所述外部負(fù)載電阻。

2.根據(jù)權(quán)利要求1所述的LVDS發(fā)送器，其特征在于，所述第一選擇輸入模塊包括第五PMOS管及第六PMOS管，所述第五PMOS管的柵極加載有第二信號(hào)，所述第五PMOS管的源極與所述第二PMOS管的柵極連接，所述第五PMOS管的漏極加載有第二偏置電壓，所述第六PMOS管的柵極加載有第一信號(hào)，所述第六PMOS管的源極與所述第二PMOS管的柵極連接，所述第六PMOS管的漏極加載有第一偏置電壓；

所述第二選擇輸入模塊包括第七PMOS管及第八PMOS管，所述第七PMOS管的柵極加載有第一信號(hào)，所述第七PMOS管的源極與所述第一PMOS管的柵極連接，所述第七PMOS管的漏極加載有第二偏置電壓，所述第八PMOS管的柵極加載有第二信號(hào)，所述第八PMOS管的源極與所述第一PMOS管的柵極連接，所述第八PMOS管的漏極加載有第一偏置電壓。

3.根據(jù)權(quán)利要求1所述的LVDS發(fā)送器，其特征在于，

所述第二PMOS管的柵極與所述第二NMOS管的柵極之間跨接有第一電容；

所述第一PMOS管的柵極與所述第一NMOS管的柵極之間跨接有第二電容。

4.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的LVDS發(fā)送器，其特征在于，所述第一偏置電壓由第一偏置電路提供，所述第一偏置電路包括負(fù)反饋環(huán)路及電流源，所述負(fù)反饋環(huán)路包括第九PMOS管、第十PMOS管及第一運(yùn)算放大器，所述第九PMOS管的源極接入所述工作電源，所述第九PMOS管的漏極與所述第十PMOS管的源極連接，所述第九PMOS管的柵極與所述第十PMOS管的漏極連接，所述第九PMOS管的柵極與所述第十PMOS管的漏極連接的連接處為第一偏置電路的電壓輸出端，所述第十PMOS管的柵極與所述第一運(yùn)算放大器的輸出端連接，所述第一運(yùn)算放大器的反相輸入端接入所述第九PMOS管的漏極與所述第十PMOS管的源極連接線路上，所述電流源與所述第一偏置電路的電壓輸出端連接。

5.根據(jù)權(quán)利要求4所述的LVDS發(fā)送器，其特征在于，所述第一偏置電路的電壓輸出端與所述第六PMOS管的漏極及所述第八PMOS管的漏極連接，所述第一偏置電路的電壓輸出端與所述第六PMOS管的漏極及所述第八PMOS管的漏極連接的連接線路上串有第二運(yùn)算放大器，所述第二運(yùn)算放大器的同相輸入端與所述第一偏置電路的電壓輸出端連接，所述第二運(yùn)算放大器的輸出端與所述第六PMOS管的漏極及所述第八PMOS管的漏極連接。