[發(fā)明專利]陣列基板行驅(qū)動單元、陣列基板行驅(qū)動電路以及顯示裝置

有效

• 申請?zhí)枺?/td>: 201210050073.2
• 申請日: 2012-02-29
• 公開（公告）號: CN102708796A
• 公開（公告）日: 2012-10-03
• 發(fā)明（設(shè)計）人: 金泰逵;王穎;金馝奭
• 申請（專利權(quán)）人: 京東方科技集團股份有限公司
• 主分類號: G09G3/32
• 分類號: G09G3/32
• 代理公司: 北京銀龍知識產(chǎn)權(quán)代理有限公司 11243
• 代理人: 許靜;趙愛軍

1.一種陣列基板行驅(qū)動單元，其特征在于，包括輸入采樣單元、輸出單元、復(fù)位單元和存儲電容，其中，

所述存儲電容的第一端與本級柵極驅(qū)動信號輸出端連接；

所述輸入采樣單元，與所述存儲電容的第二端連接，用于在上一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號的控制下對所述存儲電容進(jìn)行預(yù)充電并使得本級柵極驅(qū)動信號采樣輸入信號；

所述輸出單元，與所述存儲電容的第二端連接，用于在所述輸入采樣單元完成對所述存儲電容預(yù)充電后，控制輸出所述本級柵極驅(qū)動信號；

所述復(fù)位單元，用于在所述輸出單元控制輸出所述本級柵極驅(qū)動信號后，在下一級陣列基板行驅(qū)動單元的柵極驅(qū)動信號的控制下，對所述本級柵極驅(qū)動信號進(jìn)行復(fù)位。

2.如權(quán)利要求1所述的陣列基板行驅(qū)動單元，其特征在于，

所述輸入采樣單元包括第一薄膜晶體管，所述輸出單元包括第二薄膜晶體管，所述復(fù)位單元包括第三薄膜晶體管和第四薄膜晶體管，其中，

所述第一薄膜晶體管，柵極與上一級陣列基板行驅(qū)動單元的柵極信號輸出端連接，源極與所述第二薄膜晶體管的柵極連接，漏極與驅(qū)動電源連接；

所述第二薄膜晶體管，源極與所述第四薄膜晶體管的漏極連接，漏極與第一時鐘信號輸入端連接；

所述第三薄膜晶體管，柵極與下一級陣列基板行驅(qū)動單元的柵極信號輸出端連接，漏極與所述第一薄膜晶體管的源極連接，源極與驅(qū)動電源連接；

所述第四薄膜晶體管，柵極與第二時鐘信號輸入端連接，源極與所述驅(qū)動電源連接；

所述存儲電容，第一端與所述第二薄膜晶體管的源極連接，第二端與所述第二薄膜晶體管的柵極連接；

所述第一薄膜晶體管的柵極為輸入端，所述第三薄膜晶體管的柵極為復(fù)位端，所述第二薄膜晶體管的源極為本級柵極信號輸出端。

3.如權(quán)利要求2所述的陣列基板行驅(qū)動單元，其特征在于，所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管和所述第四薄膜晶體管為p型薄膜晶體管。

4.如權(quán)利要求3所述的陣列基板行驅(qū)動單元，其特征在于，

所述第一薄膜晶體管的漏極與所述驅(qū)動電源的低電平輸出端連接；

所述第三薄膜晶體管的源極與所述驅(qū)動電源的高電平輸出端連接；

所述第四薄膜晶體管的源極與所述驅(qū)動電源的高電平輸出端連接。

5.如權(quán)利要求2所述的陣列基板行驅(qū)動單元，其特征在于，

所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管和所述第四薄膜晶體管為n型薄膜晶體管。

6.如權(quán)利要求5所述的陣列基板行驅(qū)動單元，其特征在于，

所述第一薄膜晶體管的漏極與所述驅(qū)動電源的高電平輸出端連接；

所述第三薄膜晶體管的源極與所述驅(qū)動電源的低電平輸出端連接；

所述第四薄膜晶體管的源極與所述驅(qū)動電源的低電平輸出端連接。

7.一種陣列基板行驅(qū)動電路，其特征在于，包括多級如權(quán)利要求1至6中任一權(quán)利要求所述的陣列基板行驅(qū)動單元；

除了第一級陣列基板行驅(qū)動單元外，每一級陣列基板行驅(qū)動單元的輸入端均和上一級陣列基板行驅(qū)動單元的柵極信號輸出端連接；

除了最后一級陣列基板行驅(qū)動單元外，每一級陣列基板行驅(qū)動單元的復(fù)位端均和下一級陣列基板行驅(qū)動單元的柵極信號輸出端連接。

8.一種顯示裝置，其特征在于，包括如權(quán)利要求7所述的陣列基板行驅(qū)動電路。