[發明專利]電平轉移電路

無效

• 申請號: 201210048972.9
• 申請日: 2012-02-29
• 公開（公告）號: CN102594333A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 保羅·格蘭德維茲
• 申請（專利權）人: 蘇州瀚瑞微電子有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種電路，尤其是一種可采用小型器件并且與工藝變化無關的電平轉移電路。

背景技術

電平轉移電路是一種對不同電平的電路進行信號振幅轉換的電路，常用于低電源電壓電路輸出的控制信號和高電源電壓電路之間的通信。

目前普遍使用的電平轉移電路，在輸入信號電平變化的過程中，極易產生貫穿電流，在有多個相同結構的電平轉換電路的情況下，將導致電路耗電量的增加。如圖1所示是一種現有的電平轉移電路的電路圖，其結構如下：以電源VDD的電勢為高電平，以源極電源VSS的電勢為低電平，由輸出通道OUT1和輸出通道OUT2之間輸出輸入引腳IN在該高電平和低電平之間變化的信號，同時，向P型晶體管P2的柵極輸入由輸入引腳IN輸入到P型晶體管P1的柵極的反向信號。P型晶體管P1的漏極為輸出通道OUT1，P型晶體管P1的漏極連接N型晶體管N1的漏極；P型晶體管P2的漏極為輸出通道OUT2，P型晶體管P2的漏極連接N型晶體管N2的漏極；P型晶體管P1的漏極連接N型晶體管N2的柵極，N型晶體管N2的源極連接源極電源VSS；P型晶體管P2的漏極連接N型晶體管N1的柵極，N型晶體管N1的源極連接源極電源VSS。

當輸入引腳IN的電平從低電平變為高電平時，P型晶體管P1和N型晶體管N1以及P型晶體管P2和N型晶體管N2在一瞬態期間將同時導通，在電源VDD的高電勢和源極電源VSS的低電勢之間產生貫穿電流，增加了瞬態電流，同時降低了電路的轉換速度。

發明內容

本發明實際所要解決的技術問題是如何提供一種可采用小型器件并且與工藝變化無關的電平轉移電路。本發明所述的電平轉移電路中，支路電流產生電路提供的支路釋放電流可以改善電路速度。

為了實現本發明的上述目的，本發明提供了一種電平轉移電路，包括P型晶體管P1和P型晶體管P2，所述P型晶體管P1的源極和P型晶體管P2的源極分別連接電源VDD，P型晶體管P1的柵極連接輸入引腳IN，P型晶體管P1和P型晶體管P2的柵極之間設有反相器INV，P型晶體管P1的漏極為輸出通道OUT1，所述P型晶體管P1的漏極連接N型晶體管N1的漏極和N1的柵極，且N型晶體管N1的柵極連接所述N型晶體管N4的柵極，N型晶體管N1的源極連接N型晶體管N3的漏極，N型晶體管N3的源極連接源極電源VSS；P型晶體管P2的漏極為輸出通道OUT2，P型晶體管P2的漏極連接N型晶體管N2的漏極和N2的柵極，且N型晶體管N2的柵極連接所述N型晶體管N3的柵極，N型晶體管N2的源極連接N型晶體管N4的漏極，N型晶體管N4的源極連接源極電源VSS。

本發明所述的電平轉移電路，不但可采用小型器件并且與工藝變化無關，而且可以改善電路速度；再者，本發明采用對稱的結構布圖，因此布圖的速度將更快、更容易；而且設計者能夠交替繪圖，且不需要技術變化。

附圖說明

圖1是根據本發明的一種實施例；

圖2是根據本發明的另一種實施例。

具體實施方式

下面結合附圖和實施例對本發明作進一步的說明。

請參考圖1所示的第一種電平轉移電路，包括P型晶體管P1和P型晶體管P2，P型晶體管P1的源極和P型晶體管P2的源極分別連接電源VDD，P型晶體管P1的柵極連接輸入引腳IN，P型晶體管P1和P型晶體管P2的柵極之間設有反相器INV；P型晶體管P1的漏極為輸出通道OUT1，P型晶體管P1的漏極連接N型晶體管N1的漏極和N1的柵極，且N型晶體管N1的柵極連接所述N型晶體管N4的柵極，N型晶體管N1的源極連接N型晶體管N3的漏極，N型晶體管N3的源極連接源極電源VSS；P型晶體管P2的漏極為輸出通道OUT2，P型晶體管P2的漏極連接N型晶體管N2的漏極和N2的柵極，且N型晶體管N2的柵極連接所述N型晶體管N3的柵極，N型晶體管N2的源極連接N型晶體管N4的漏極，N型晶體管N4的源極連接源極電源VSS。

本實施例的工作原理為：

????靜態時，如果輸入引腳IN為高電平（VDD），P型晶體管P1截止，輸入信號通過反相器INV產生互補信號打開P型晶體管P2。而P型晶體管P2的源極連接電源VDD，則節點W2輸出高電平，節點W1輸出低電平。