[發明專利]低壓差分信號接收器無效
| 申請號: | 201210048553.5 | 申請日: | 2012-02-28 |
| 公開(公告)號: | CN103296984A | 公開(公告)日: | 2013-09-11 |
| 發明(設計)人: | 彭光宇;邵婉新;施思 | 申請(專利權)人: | 國際商業機器公司 |
| 主分類號: | H03F3/45 | 分類號: | H03F3/45 |
| 代理公司: | 北京市金杜律師事務所 11256 | 代理人: | 酆迅;李崢宇 |
| 地址: | 美國紐*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 低壓 信號 接收器 | ||
■技術領域
本發明涉及電路技術,更具體地說,涉及低壓差分信號接收器。
■背景技術
低壓差分信號(Low-Voltage?Differential?Signaling,LVDS)是一種電壓標準。它可以在低功耗的條件下提供高數據傳輸率,并且具有強的噪聲抑制能力。此外,LVDS對傳輸介質的要求很低,可以使用雙絞銅線等廉價傳輸介質。
LVDS接收器的作用是對LVDS進行轉換,變為后續電路能夠識別的信號。圖1是典型的LVDS接收器的原理圖。其中,輸入級的LVDS信號是一對差分信號Ina和Inb。如果Ina比Inb電壓高,則該信號為一個邏輯值;如果Inb比Ina電壓低,則該信號為另一個邏輯值。Ina和Inb的電壓平均值稱為共模電壓。Ina和Inb的電壓分別是共模電壓加上和減去一個擺幅電壓。假設共模電壓為1V,擺幅電壓為0.1V。在某一穩定時刻,要么是Ina信號為1.1V而Inb信號為0.9V,要么是Inb信號為0.9V而Inb信號為1.1V。
圖1中的LVDS信號通過終端電阻(Termination?Resistor)連接到LVDS接收器的輸入級。終端電阻用于匹配傳輸介質的特征阻抗。所述輸入級將LVDS差分信號變為對應于電源電壓的內部差分信號Outa和Outb。輸出級將內部差分信號Outa和Outb變為單端信號Out。在有的芯片應用場合中,輸出級是可以省略的。
根據IEEE?1596.3標準,LVDS的共模電壓為0V-2.4V。也就是說,LVDS接收器所接收的LVDS信號的共模電壓可能為0V-2.4V之間的任意值。LVDS接收器需要能夠將共模電壓為0V-2.4V之間任意一個值的LVDS信號轉換成后續電路能夠識別的信號。
如果LVDS的電源電壓足夠大,那么可以采用PMOS差分對和NMOS差分對中的任意一種作為圖1所示的輸入級。但如果電源電壓降低到一定程度,這種接收器對共模電壓在某一范圍內的LVDS信號就無法進行轉換。例如,在電源電壓降低到一定程度時,采用NMOS差分對作為所述輸入級的接收器可能無法對共模電壓在0V-1.2V范圍內的LVDS信號進行轉換,而只能對共模電壓在1.2V-2.4V范圍內的LVDS信號進行轉換;類似地,采用PMOS差分對作為所述輸入級的接收器可能無法對共模電壓在0.8V-2.4V范圍內的LVDS信號進行轉換,而只能對共模電壓在0V-0.8V范圍內的LVDS信號進行轉換。
隨著芯片技術的發展,芯片的電源電壓會越來越低。因此,集成在芯片上的LVDS接收器必須在較低的電源電壓下也能夠對LVDS信號進行轉換。
■發明內容
本發明實施例LVDS接收器、包括LVDS接收器的芯片以及接收LVDS信號的方法。
根據本發明實施例的LVDS接收器包括:第一類型輸入級和第二類型輸入級,分別用于將輸入的LVDS信號轉換成內部差分信號;共模電壓確定電路,用于確定輸入的LVDS信號的共模電壓;輸入級選擇電路,用于將共模電壓與參考電壓進行比較,并根據比較結果輸出使能信號,其中在所述共模電壓大于所述參考電壓的情況下,所述使能信號為第一邏輯電壓,該第一邏輯電壓使得第一類型輸入級處于工作狀態而第二類型輸入級處于空閑狀態,并且其中在所述共模電壓小于所述參考電壓的情況下,所述使能信號為第二邏輯電壓,該第二邏輯電壓使得第二類型輸入級處于工作狀態而第一類型輸入級處于空閑狀態,其中所述第一類型輸入級是NMOS輸入級和PMOS輸入級中的一種,所述第二類型輸入級是NMOS輸入級和PMOS輸入級中的另外一種。
根據本發明實施例的芯片包括上述LVDS接收器。
根據本發明實施例的一種接收LVDS信號的方法包括:獲取所接收的LVDS信號的共模電壓;將所述共模電壓和參考電壓進行比較;以及響應于所述共模電壓大于所述參考電壓,使得第一類型輸入級處于工作狀態而第二類型輸入級處于空閑狀態,并且響應于所述共模電壓小于所述參考電壓,使得第二類型輸入級處于工作狀態而第一類型輸入級處于空閑狀態,其中所述第一類型輸入級是NMOS輸入級和PMOS輸入級中的一種,所述第二類型輸入級是NMOS輸入級和PMOS輸入級中的另外一種。
根據本發明實施例提供的技術方案,在較低的電源電壓下也能夠處理完整共模電壓范圍的LVDS信號。
■附圖說明
通過結合附圖對本公開示例性實施方式進行更詳細的描述,本公開的上述以及其它目的、特征和優勢將變得更加明顯,其中,在本公開示例性實施方式中,相同的參考標號通常代表相同部件。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于國際商業機器公司,未經國際商業機器公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210048553.5/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種基于模塊化的多模分頻器
- 下一篇:直流硅整流電源





