[發明專利]提高靜電保護器件維持電壓的方法

有效

• 申請號: 201210048205.8
• 申請日: 2012-02-28
• 公開（公告）號: CN102569294A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 姜一波;杜寰
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/822
• 代理公司: 北京市德權律師事務所 11302
• 代理人: 劉麗君

技術領域

本發明涉及半導體制造領域，具體地說涉及一種提高靜電保護器件維持電壓的方法。

背景技術

靜電在自然界時刻都存在，當芯片的外部環境或者芯片內部累積的靜電荷，通過芯片的管腳流入或流出芯片內部時，瞬間產生的電流(峰值可達數安培)或電壓，就會損壞集成電路，使芯片功能失效。在集成電路(IC)的整個生命周期中，從制造、封裝、運輸、裝配，甚至在完成的IC產品中，都時刻面臨著靜電放電(ESD)的沖擊。靜電防護無論對于電子產品制造商還是消費者而言代價都很高。當人體能感覺到靜電存在時，其產生的靜電已經達到了數萬伏特，足以損壞絕大部分的電子元器件。隨著半導體行業的發展，特征尺寸進一步縮小，元件密度越來越大，電子元器件遭受靜電損傷的可能性越來越大。所以，設計合格的靜電保護是所有產業化電子器件的應有之義。

在功率放大器件中，VDMOS、LDMOS、IGBT等大功率器件可以承受高電壓，其所需的靜電保護器件的維持電壓也相應增高。可控硅器件由于自身正反饋的特點，應用于靜電保護領域時具有優異的靜電保護性能，但是同樣的原因其維持電壓被限制在1～2V內難以提升。

發明內容

本發明的目的是，提供一種利用可控硅作為靜電保護器件從而提高自身維持電壓及靜電保護性能的一種提高靜電保護器件維持電壓的方法。

本發明提供的一種提高靜電保護器件維持電壓的方法，包括：首先在半導體基底上制成具有寄生PNPN、PNPNP或NPNPN結構的可控硅器件；

然后在可控硅器件寄生晶體管反饋路徑中嵌入半導體元件，用于抑制可控硅自身的正反饋，提升可控硅作為靜電保護器件時的維持電壓。

進一步，所述半導體基底包括：

體硅或III-V族化合物半導體基底。

進一步，所述III-V族化合物的半導體基底包括：

GaN或GaAs的半導體基底。

進一步，所述具有寄生PNPN、PNPNP或NPNPN結構的可控硅器件包括：

兩個或兩個以上的寄生晶體管形成正反饋。

進一步，所述可控硅器件寄生晶體管反饋路徑包括：

兩個或兩個以上的寄生晶體管形成的相互間的正反饋路徑。

進一步，所述半導體元件是具有電流或者電壓負反饋效用的半導體元件，包括二極管、晶體管或MOS管，用于抑制抑制可控硅自身的正反饋。

本發明提供的一種提高靜電保護器件維持電壓的方法，在半導體基底上制成具有寄生PNPN、PNPNP、NPNPN結構的可控硅器件，在可控硅器件寄生晶體管反饋路徑中嵌入如二極管、二極管串、晶體管或MOS管等可抑制可控硅正反饋的半導體元件，抑制可控硅自身的正反饋，提升可控硅作為靜電保護器件時的維持電壓。

附圖說明

圖1為本發明實施例提供的寄生MOS高維持電壓可控硅器件的剖視圖；

圖2為圖1所示結構的等效電路示意圖；

圖3為本發明另一實施例寄生二極管高維持電壓可控硅器件的剖視圖；

圖4為圖3所示結構的等效電路示意圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明的實施例作詳細描述。

本發明提供的一種提高靜電保護器件維持電壓的方法，包括：首先在半導體基底上制成具有寄生PNPN、PNPNP或NPNPN結構的可控硅器件；然后在可控硅器件寄生晶體管反饋路徑中嵌入半導體元件，用于抑制可控硅自身的正反饋，提升可控硅作為靜電保護器件時的維持電壓。

其中，半導體基底包括：體硅及III-V族化合物的半導體基底，III-V族化合物的半導體基底包括GaN或GaAs等的半導體基底。具有寄生PNPN、PNPNP或NPNPN結構的可控硅器件包括：兩個或兩個以上的寄生晶體管形成正反饋。控硅器件寄生晶體管反饋路徑包括：兩個或兩個以上的寄生晶體管形成的相互間的正反饋路徑。在可控硅器件的寄生晶體管反饋路徑中嵌入的半導體元件是具有電流或者電壓負反饋效用的半導體元件，包括二極管、晶體管或MOS管等，用于抑制抑制可控硅自身的正反饋。

把本發明提供的制備工藝制備的具有寄生PNPN、PNPNP或NPNPN結構的可控硅應用在在靜電防護領域時，通過此工藝提高了其維持器件工作在回滯區域所需的最小電壓，減小了器件閂鎖風險，提高了器件可靠性。