[發(fā)明專利]具有負微分電阻特性的混合SET/CMOS電路

有效

• 申請?zhí)枺?/td>: 201210047925.2
• 申請日: 2012-02-29
• 公開（公告）號: CN102571068A
• 公開（公告）日: 2012-07-11
• 發(fā)明（設計）人: 魏榕山;陳壽昌;陳錦鋒;何明華
• 申請（專利權(quán)）人: 福州大學
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 福州元創(chuàng)專利商標代理有限公司 35100
• 代理人: 蔡學俊

1.一種具有負微分電阻特性的混合SET/CMOS電路，其特征在于：包括一單電子晶體管SET及一PMOS管，其中單電子晶體管SET由兩個隧穿結(jié)通過庫侖島串聯(lián)而成，外加的偏置電壓由柵極電容耦合到庫侖島上，所述的PMOS管的源極與單電子晶體管SET的源極相連，單電子晶體管SET的柵極與PMOS管的漏極相連。

2.根據(jù)權(quán)利要求1所述的具有負微分電阻特性的混合SET/CMOS電路，其特征在于：所述單電子晶體管在外加偏置電壓的作用下，控制器件的隧穿電流，通過與PMOS管串聯(lián)，產(chǎn)生負微分電阻特性，該單電子晶體管SET的主要參數(shù)包括：隧穿結(jié)電容C_d和C_s，隧穿結(jié)電阻R_d和R_s，柵極電容C_g和C_ctrl。

3.其中，隧穿結(jié)的充電能必須大于環(huán)境溫度引起的熱漲落，即E_c=e²/2C_Σ>>k_BT，式中：E_c為隧穿結(jié)的充電能；C_Σ為單電子晶體管的總電容，C_Σ=C_g+C_ctrl+C_d+C_s；e為元電荷；k_B為玻爾茲曼常數(shù)；T為環(huán)境溫度；隧穿結(jié)的電阻必須大于量子電阻，即R_d，R_s>>R_Q=h/e²≈25.8?KΩ，式中：R_Q為量子電阻；h為普朗克常量；該單電子晶體管SET的漏源兩端電壓V_ds必須滿足|V_ds|<e/C_Σ，其中，C_Σ為總電容，e為元電荷。

4.根據(jù)權(quán)利要求1所述的具有負微分電阻特性的混合SET/CMOS電路，其特征在于：所述PMOS管的參數(shù)滿足：溝道寬度W_p為22?nm，溝道長度L_p為120?nm，柵極電壓V_pg為0.3?V，閾值電壓V_th為-0.46?V；所述單電子晶體管SET的參數(shù)滿足：隧穿結(jié)電容C_s、C_d為0.15aF，隧穿結(jié)電阻R_s、R_d為1?MΩ，背柵電壓V_ctrl1為0V，背柵電容C_ctrl為0.10?aF，柵極電容C_g為0.2?aF。