[發明專利]一種利用應變硅技術提高SONOS的擦寫速度的方法

有效

• 申請號: 201210047380.5
• 申請日: 2012-02-28
• 公開（公告）號: CN102543890A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 葛洪濤;黃曉櫓;陳玉文
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L27/115
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術領域

本發明涉及硅-氧化硅-氮化硅-氧化硅-硅(SONOS)存儲器，具體地，涉及一種利用應變硅技術提高SONOS的擦寫速度的方法。

背景技術

非揮發性半導體存儲器的基本工作原理是在一個MOSFET的柵介質中存儲電荷。其中電荷被存儲在一個適當的介質層的分立的俘獲中心里的器件被稱為電荷俘獲器件。這類器件中最常用的是硅-氧化硅-氮化硅-氧化硅-硅(SONOS)存儲器。

用于快閃存儲器單元中的存儲數據的主要兩種存儲機制是溝道熱電子（CHE）注入和F-N隧穿效應。溝道熱電子注入被認為在經過長期循環后仍然是相當可靠的，原因是它沒有在隧穿氧化層上施加很大的應力。但是CHE的缺點在于編程效率低。溝道熱電子注入是用溝道中的橫向電場來加速電子，當電子被加速到獲得一個足以克服勢壘的高能量時，就會發生熱電子注入。編程時，漏極和柵極都要施加相對較高的電壓，漏極直接與電壓源相連，而柵極電壓則取決于電容耦合。為了有效編程，晶體管應當偏置在飽和區，使穿過夾斷點的電子在漏端耗盡區內建立起大的橫向電場。柵的這種偏置狀態使源附近的溝道反型層較寬，并隨著趨近夾斷點，溝道反型層變得較窄，以使穿過夾斷點的電子在漏端耗盡區內的高電場內被強烈的加速。這樣部分電子獲得足夠的高能量時，就發生熱電子注入，但由于只有一小部分溝道對編程是有效的，因此熱電子注入編程效率不高。

因此，提供一種利用應變硅技術提高SONOS的擦寫速度的方法以及高擦寫速度的SONOS單元晶體管就顯得尤為重要了。

發明內容

本發明的目的是通過使SONOS單元晶體管的電子遷移率提高，從而實現提高熱電子注入機制的SONOS編程效率及速度。

本發明公開一種利用應變硅技術提高SONOS晶體管的擦寫速度的方法，其中，在形成若干淺溝槽隔離區的P型襯底上制作完柵極的側墻后，還包括如下步驟：

步驟1，沉淀阻擋層覆蓋所述晶體管；

步驟2，刻蝕去除覆蓋在NMOS區域上方的阻擋層使所述NMOS區域暴露；

步驟3，在所述柵極兩側與淺溝槽隔離區之間的P型襯底上進行碳離子注入；

步驟4，進行高溫退火，使所述碳化硅對溝道產生張應力。

上述的方法，其中，在完成步驟4后，還包括去除阻擋層的步驟。

根據本發明的另一個方面，還公開了一種采用上述的方法制作的SONOS單元晶體管，包括若干成對PMOS和NMOS，所述NMOS包括：

具有若干成對有源區的P型硅襯底，每一對有源區之間形成有溝道；

柵極，位于所述溝道上方，所述柵極的側墻之間具有氧化硅-氮化硅-氧化硅層，所述氧化硅-氮化硅-氧化硅層上為多晶硅；

所述成對有源區的外圍的兩側分別設置有淺溝槽隔離區；

其中，所述NMOS的有源區成對有源區包括碳化硅。

上述的SONOS單元晶體管，其中，所述成對有源區包括源極和漏極。

為了提高熱電子注入機制的SONOS編程效率及速度，本發明從提高溝道載流子遷移率的角度著手。載流子遷移率可由方程μ=qt/m*決定，其中q為電子電荷，m*為載流子有效質量，t為兩次散射間的平均壽命，因此散射概率為1/t。

本發明利用應力硅技術，在SONOS側墻形成后，在源漏區回刻后沉積碳化硅，通過退火使源漏對SONOS單元溝道產生張應力，使硅的能帶發生分裂，分裂的結果導致沿溝道方向的電子有效質量減小，同時電子的能谷散射概率也降低，使SONOS單元晶體管的電子遷移率顯著提高，從而改善熱電子注入機制的SONOS編程效率及速度。

附圖說明

通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明及其特征、外形和優點將會變得更明顯。在全部附圖中相同的標記指示相同的部分。并未刻意按照比例繪制附圖，重點在于示出本發明的主旨。在附圖中，為清楚明了，放大了部分部件，對于相同部件，僅標示其中部分，本領域技術人員可以結合具體實施方式部分理解。

圖1示出了根據本發明，SONOS單元器件側墻形成后的剖面圖；

圖2為NMOS區域窗口開啟,進行碳離子注入形成碳化硅的示意圖；以及

圖3為通過高溫退火工藝，使源漏區域的碳化硅對溝道產生張應力的示意圖。

具體實施方式

以下結合附圖及具體實施方式對本發明進行進一步詳細說明。此處所描述的具體實施方式僅用于解釋本發明，并不用于限定本發明的保護范圍。