[發明專利]基于混合晶向SOI的器件系統結構及制備方法

無效

• 申請號: 201210045455.6
• 申請日: 2012-02-27
• 公開（公告）號: CN103295951A
• 公開（公告）日: 2013-09-11
• 發明（設計）人: 卞劍濤;狄增峰;張苗
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L27/12
• 代理公司: 上海光華專利事務所 31219
• 代理人: 李儀萍

技術領域

本發明涉及本導體領域，特別是涉及一種基于混合晶向SOI的器件系統結構及制備方法。

背景技術

高壓器件與高壓集成工藝在汽車電子、LED驅動電路、PDP驅動等領域有著廣泛的應用和大量的需求。BCD工藝是最主要的高壓集成工藝，其中橫向擴散金屬氧化物半導體(LDMOS)是常用的集成高壓器件，這類技術通常采用體硅和SOI襯底材料，在100V以上工藝中，為了解決隔離問題，則常采用SOI襯底材料。雖然人們更多關心N-LDMOS，然而，與MOS器件一樣，P-LDMOS也是高壓MOS器件中重要的組成部分，其在PDP驅動等領域中有著重要的應用。目前，與N-LDMOS相比，在相同擊穿電壓(BV)情況下，P-LDMOS的Rdson總要高出一倍甚至更多，最主要的原因是由于受空穴遷移率的限制，其Ion小于N-LDMOS，為此希望提供一種新的襯底材料，提高載流子遷移率，改善器件Rdson，提高器件性能，以便有利于進一步提高集成度、降低功耗。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種基于混合晶向SOI的器件系統制備方法，以制備出N型高壓器件和/或低壓器件、以及P型高壓器件結構。

本發明的目的在于提供一種基于混合晶向SOI的器件系統結構，以提高空穴遷移率及改善P型高壓器件的Rdson。

為實現上述目的及其他相關目的，本發明提供一種基于混合晶向SOI的器件系統制備方法，其至少包括：

1)制備(110)/(100)全局混晶SOI結構；

2)在所述全局混晶SOI結構上形成(100)外延圖形窗口；

3)在所述(100)外延圖形窗口處選擇性外延生長(100)硅，并使外延(100)硅后的圖形化混晶SOI結構表面平坦化；

4)在外延(100)硅后的圖形化混晶SOI結構上形成隔離器件的隔離結構；以及

5)在具有隔離結構的圖形化混晶SOI結構的(110)襯底部分制備P型高壓器件結構、在(100)襯底部分制備N型高壓器件結構和/或低壓器件結構。

本發明還提供另一種基于混合晶向SOI的器件系統制備方法，其至少包括：

1)制備(100)/(110)全局混晶SOI結構；

2)在所述全局混晶SOI結構上形成(110)外延圖形窗口；

3)在所述(110)外延圖形窗口處選擇性外延生長(110)硅，并使外延(110)硅后的圖形化混晶SOI結構表面平坦化；

4)在外延(110)硅后的圖形化混晶SOI結構上形成隔離器件的隔離結構；

5)在具有隔離結構的圖形化混晶SOI結構的(110)襯底部分制備P型高壓器件結構、在(100)襯底部分制備N型高壓器件結構和/或低壓器件結構。

本發明提供一種基于混合晶向SOI的器件系統結構，其至少包括：

形成于(110)/(100)混晶SOI結構的(110)襯底部分的P型高壓器件結構；

形成于(110)/(100)混晶SOI結構的(100)襯底部分的N型高壓器件結構和/或低壓器件結構；以及

隔離各器件的隔離結構。

本發明還提供一種基于混合晶向SOI的器件系統結構，其至少包括：

形成于(100)/(110)混晶SOI結構的(110)襯底部分的P型高壓器件結構；

形成于(100)/(110)混晶SOI結構的(100)襯底部分的N型高壓器件結構和/或低壓器件結構；以及

隔離各器件的隔離結構。

如上所述，本發明具有以下有益效果：能有效提高空穴遷移率，改善P型高壓器件的Rdson，提高器件的性能，有利于進一步提高集成度、降低功耗。

附圖說明

圖1-圖5顯示為本發明的一種基于混合晶向SOI的器件系統制備方法的流程圖。

圖6-圖10顯示為本發明的另一種基于混合晶向SOI的器件系統制備方法的流程圖。

圖11顯示為電子和空穴遷移率示意圖。

圖12顯示為高壓器件所包含的溝道結構的形狀示意圖。

具體實施方式

以下由特定的具體實施例說明本發明的實施方式，熟悉此技術的人士可由本說明書所揭露的內容輕易地了解本發明的其他優點及功效。