[發明專利]壓控振蕩電路

有效

• 申請號: 201210044563.1
• 申請日: 2012-02-24
• 公開（公告）號: CN103297043A
• 公開（公告）日: 2013-09-11
• 發明（設計）人: 李國宏;毛成烈
• 申請（專利權）人: 無錫力芯微電子股份有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099
• 代理公司: 無錫互維知識產權代理有限公司 32236
• 代理人: 王愛偉

【技術領域】

本發明涉及一種集成電路設計領域，尤其涉及一種壓控振蕩電路。

【背景技術】

壓控振蕩電路(VCO)是鎖相環中最重要的部分之一。圖1示出了現有的一種典型的鎖相環(PLL)，所述鎖相環包括鑒相鑒頻器(PFD)110、電荷泵(CP)120、環路濾波器(LF)130、壓控振蕩器(VCO)140和分頻器(Divider)150。所述鎖相環可以使得輸出信號Fout的相位與輸入信號Fin的相位同步。所述鎖相環則廣泛應用于各種電路中，作為電路的時鐘產生器使用。

傳統的壓控振蕩器VCO主要包括電流控制環形振蕩器和電感電容型壓控振蕩器。所述電流控制環形振蕩器的主要缺點是：線性度較差，電壓與電流不是正好成正比關系，因而在鎖相環的整個工作范圍內，會造成不同頻段的傳輸函數不一致，對鎖相環鎖定造成困難。所述電感電容型比較器的線性度較好，但是電感面積較大，不利于低成本應用，而且LC振蕩的瞬時電流較大，從而導致功耗較大，會對電路設計造成一定壓力。

因為，有必要提出一種新型的壓控振蕩電路。

【發明內容】

本發明的目的在于提供一種壓控振蕩電路，其可以在有限的面積和功耗下實現較高的線性度，在一定程度上解決了面積與線性度的矛盾以及功耗與線性度的矛盾。

根據本發明的目的，本發明提供一種壓控振蕩電路，其包括N個充放電控制電路和N個負載電容。每個充放電控制電路包括有兩個輸入端和一個輸出端，每個充放電控制電路的一個輸入端連接控制電壓，另一個輸入端連接前一個充放電控制電路的輸出端，每個充放電控制電路的輸出端連接一個負載電容的一端。每個充放電控制電路包括比較器、電流源和控制開關，所述比較器的兩個輸入端分別為對應充放電控制電路的兩個輸入端，所述比較器的輸出端連接所述控制開關的控制端，所述電流源和所述控制開關串聯在電源和地之間，所述電流源和所述控制開關之間的節點為對應充放電控制電路的輸出端，其中N為大于等于3的奇數。

在一個進一步的實施例中，每個負載電容的另一端連接地，每個充放電控制電路中的電流源的一端接電源，另一端通過所述控制開關接地，每個充放電控制電路中的比較器的兩個輸入端分為一個正相輸入端和一個反相輸入端，其中正相輸入端端連接所述控制電壓。

在一個更進一步的實施例中，所述比較器的正相輸入端的電壓大于其反相輸入端的電壓時，驅動對應的控制開關斷開，所述比較器的正相輸入端的電壓小于其反相輸入端的電壓時，驅動對應的控制開關導通。

在一個再進一步的實施例中，所述控制開關包括一個邏輯反相器和一個NMOS晶體管，該邏輯反相器的輸入端為所述控制開關的控制端，該邏輯反相器的輸出端接所述NMOS晶體管的柵極，所述NMOS晶體管的漏極和源極為所述控制開關的兩個連接端。

在一個進一步的實施例中，每個負載電容的另一端連接電源，每個充放電控制電路中的電流源的一端接地，另一端通過所述控制開關接電源，每個充放電控制電路中的比較器的兩個輸入端分為一個正相輸入端和一個反相輸入端，其中正相輸入端端連接所述控制電壓。

在一個更進一步的實施例中，所述比較器的正相輸入端的電壓大于其反相輸入端的電壓時，驅動對應的控制開關導通，所述比較器的正相輸入端的電壓小于其反相輸入端的電壓時，驅動對應的控制開關斷開。

在一個再進一步的實施例中，所述控制開關包括一個邏輯反相器和一個PMOS晶體管，該邏輯反相器的輸入端為所述控制開關的控制端，該邏輯反相器的輸出端接所述PMOS晶體管的柵極，所述PMOS晶體管的漏極和源極為所述控制開關的兩個連接端。

與現有技術相比，本發明中影響振蕩周期的參數都是精確可控的，因此可以實現較高的線性度，并且不采用LC振蕩的方式，因此可以在有限的面積和功耗下實現較高的線性度，在一定程度上解決了面積與線性度的矛盾以及功耗與線性度的矛盾。

【附圖說明】

為了更清楚地說明本發明實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其它的附圖。其中：

圖1為現有技術中的現有技術中的鎖相環的結構框圖；

圖2為本發明中的壓控振蕩電路在一個實施例中的結構框圖；

圖3為圖2中的充放電控制電路在一個實施例中的結構框圖；

圖4為圖3中的控制開關在一個實施例中的電路結構圖；